硬件基础元器件【1.电阻篇】

1 电阻

1.1 电阻的作用

• 分压、分流、限流
• 全频段滤波
• 降低电路的品质因数Q
  • 信号通路：Q越大，同频特性越陡，容易发生振铃，信号容易失真
  • 储能电路：Q越大损耗越小
  • 选频电路：Q越大滤波能力越强
• 在高速电路中对不同接时序兼容：不同板卡使用匹配电阻+0欧电阻进行时序兼容

1.2 电阻选型要点

电阻选型主要从以下几点考虑：

1、电阻的阻值：电阻阻值通常采用的是E24标准(5%)和E96标准(1%)，也有精度更高的E192标准(阻值表查询)。
在阻值选用时，尽量选取常用阻值，往往价格更低。由于目前1%高精度电阻价格也不贵，在一份原理图中，对于同阻值不同精度的电阻，可考虑都用高精度型号，减少元器件型号的数量。

2、电阻的尺寸：通常所说的贴片电阻尺寸使用的是EIA(美国电子工业协会)代码，以英寸为单位。
在电阻选型过程中，通常需要预估电路面积，在满足功率要求前提下选择合适的电阻尺寸。

图1.1 电阻尺寸表

3、电阻的额定功率：电阻的额定功率不可忽略，需要降额使用，可依据厂家给的功率曲线按60%降额使用。在电流采样时需要着重考虑电阻额定功率是否满足要求；在时钟电源电路中，若使用电阻作为全频段的噪声衰减器，也需要考虑流过电阻的电流大小。
电阻手册给出的额定功率为一定温度范围内的值，在超出温度范围的使用情况下，须参考数据手册给出的温度-额定功率曲线。

4、电阻的精度：当电阻用于采样等用途时，需采用更高精度的阻值，1%及以上。

5、电阻的温漂(TCR)：表示温度改变$1^{\circ }C$时，电阻值的相对变化，单位为$ppm{/}^{\circ }C$(ppm：百万分之)。
$$TCR=\frac{R_2-R_1}{R_1\cdot \Delta T}=\frac{R_2-R_1}{R_1\cdot (T_2-T_1)}\text{(平均)}$$
温度敏感应用场景下需要考虑使用金属箔电阻(金属箔电阻：温度升高，金属的电导率下降，阻抗增大；但由于基质材料热胀冷缩，电阻结构压缩引起内部阻抗减小)。

6、最大电压：根据额定功率和电阻值能算出一个工作电压，但厂家给的手册上会单独给出一个工作电压(Working Voltage)和最大负载电压(Max Overload Voltage)，实际应取计算出的工作电压和最大负载电压之间的较小值，再考虑75%左右降额来使用。超过厂家给的最大负载电压使用，从散热角度可以接受，但可能会在膜层的刻槽间发生飞弧击穿而损坏电阻。

1.3 电阻的主要使用场景

1.3.1 上、下拉电阻

上下拉电阻作用

• 维持输入引脚处于稳定状态。有时输入引脚悬空(高阻态)时，会造成输入结果是不定态，引起输出振荡；或者其他场合(按键电路、CMOS芯片引脚)不希望出现高阻态，可以通过上下拉电阻的方式稳定引脚的输入状态。
• 配合MOS管实现电平转换电路。
• 总线的I/O接口上下拉电阻。例如IIC电路的上拉电阻，需要根据总线传输速率和总线电路的寄生电容大小。
• 增加引脚的驱动能力。
• 电平标准匹配。
• 增强电路的抗干扰能力。

阻值选择原则

• 从减小功耗以及芯片的灌电流能力考虑。
• 从确保足够的驱动电流考虑。
• 对于高速电路，过大的上拉电阻可能边沿变平缓，需要电阻与电路寄生电容形成RC滤波电路，影响信号的高频分量的传输。
• 对于不同的电平逻辑，其高低电平的门槛电平不同，需要考虑电阻，保证能正确输出电平。
• 考虑上拉电阻的频率特性。

1.3.2 MOS管栅极驱动电阻

 不光是MOS管的栅极，其他频率较高信号的通路也是同理。在PCB走线上，往往存在寄生电感和寄生电容，MOS管的栅极引脚也存在输入寄生电容。在一定频率信号输入下，电感和电容容易发生谐振，此时串入一个合适阻值的电阻，能降低电路品质因数Q，避免振荡产生。

1.3.3 电源反馈电阻

 在电源输出反馈应用中，首先需要选用高精度的电阻，反馈电阻的精度和稳定性对电源输出精度和稳定影响比较大。其次，阻值还要考虑电源芯片要求的，流过反馈网络的最小电流。

1.3.4 晶振并联电阻

 一个晶振电路在其输出端串联了一个22K的电阻，在其输出端和输入端之间并联了一个10M的电阻，这是由于连接晶振的芯片端内部是一个线性运算放大器，将输入进行反向180度输出，晶振处的负载电容电阻组成的网络提供另外180度的相移，整个环路的相移360度，满足振荡的相位条件，同时还要求闭环增益大于等于1，晶体才正常工作。
 晶振输入输出并联上电阻作用是产生负反馈，保证放大器工作在高增益的线性区，一般在M欧级。输出端的电阻与负载电容组成网络，提供180度相移，同时起到限流的作用，防止反向器输出对晶振过驱动，损坏晶振。

1.3.5 0欧电阻

 0欧电阻不代表阻值为0，实际阻值的约为几十$m\Omega$，常见的等级有$20m\Omega 、30m\Omega 、50m\Omega$三个等级，具体需要参考数据手册。同时，0欧电阻需要考虑其通流能力。

1、作为跳线
第一，实际常使用于单面板上，用来当做跳线，节约成本。一般不建议使用。
第二，在不同功能电路选择的连线上，使用0欧电阻作为跳线。
第三，兼容设计电路中，使用0欧姆电阻来兼容不同的电路连接方式，包括不同的板卡或不同的时序兼容要求。

2、不同地之间进行单点接地
在数字和模拟等混合电路中往往要求两个地之间分开，并且单点连接。此时可以使用0欧电阻，同时也可以使用电感或者磁珠，后续会在磁珠部分进行具体描述。

3、用于保护设计
0欧电阻充当低成本熔丝，对电路进行过流保护。由于PCB走线的熔断电流较大，当发生短路过流等故障是很难熔断。由于0欧电阻电流承受能力较弱，因此电流会先将0欧电阻熔断。

4、为调试预留位置
在匹配电路参数不确定时(如阻抗匹配)，用0欧电阻代替，实际调试时再确定参数。

1.3.6 阻抗匹配

输入阻抗：指一个电路输入端的等效阻抗；
输出阻抗：就是一个信号的内阻；可以等效为一个理想电压源串一个电阻。

阻抗匹配
当负载电阻跟信号源内阻相等时，负载可获得最大输出功率，这就是我们常说的阻抗匹配之一。
 在低频电路中，一般不考虑传输线的匹配问题，只考虑信号源跟负载之间的情况，因为低频信号的波长相对于传输线来说很长，传输线可以看成是“短线”，反射可以不考虑。如果我们需要输出电流大，则选择小的负载R；如果我们需要输出电压大，则选择大的负载R；如果我们需要输出功率最大，则选择跟信号源内阻匹配的电阻R。
 在高频电路中，需要考虑反射的问题。当信号的频率很高时，则信号的波长就很短，当波长短得跟传输线长度可以比拟时，反射信号叠加在原信号上将会改变原信号的形状。当信号传输线的特征阻抗和负载阻抗不一致时，阻抗变化，就会在负载端产生反射。因此需要采用端接电阻的方式使阻抗一致。
常用的方法：源端端接、并联端接、戴维宁端接、RC端接