平等仲裁之循环优先级控制器

一、功能描述

利用循环优先级算法,每次从不同的起点开始,采用轮询方式查看各个通道是否有请求,优先响应先查到的设备。由于起点是依次变化的,所以每个设备总体来说具有相同的优先级。具体算法可用下面的图表示。
平等仲裁之循环优先级控制器_第1张图片

二、设计方法

定义一个轮询起点(CHK)的计数器。CHK在每次s_drq(表示请求有效)有效期结束(设计了一个下降沿捕获器count_en=!s_drq&&s_drq_delay作为CHK的计数使能,其中s_drq_delay为s_drq延迟一个周期的信号)时加1,加到7后返回0继续加。

定义一个优先级译码器,根据当前的轮询起点计数CHK轮询各个设备的访问请求信号drq[7:0],产生所选择设备的编号sel[2:0]和编号有效信号sel_en输出。

优先级译码器的算法如下:

  • CHK=000 查询顺序:0→1→2→3→4→5→6→7
  • CHK=001 查询顺序:1→2→3→4→5→6→7→0
  • CHK=010 查询顺序:2→3→4→5→6→7→0→1
  • CHK=011 查询顺序:3→4→5→6→7→0→1→2

你可能感兴趣的:(#,数字IC前端设计基础,verilog,算法,优先级,仲裁)