VivadoAndTcl: read_verilog

读一个或者多个verilog文件。

# 举例如下
read_verilog C:/Data/FPGA/TopModule.v
read_verilog {C:/Data/FPGA/TopModule.v C:/Data/FPGA/InitModule.v}
read_verilog -sv {C:/Data/FPGA/CalModule0.sv C:/Data/FPGA/CalModule1.sv}

需要注意的是，当在读取SystemVerilog文件时，需要添加-sv选项。