- xilinx工具编译ADI官方no-os和HDL工程步骤
ni1978
驱动fpgac语言驱动开发
以AD738x这款ADC为例,xilinx软件版本为2022.2:HDL工程:下载HDL工程:GitHub-analogdevicesinc/hdlathdl_2022_r2(GitHub-analogdevicesinc/hdlathdl_2022_r2)解压后,打开vivado2022.2,此时不要建工程,在tclconsole里输入cdc:/hdl-hdl_2022_r2/projects/
- xilinx SDK为什么可以通过ID找到DMA控制器的基地址
在XilinxSDK中,通过设备ID(DeviceId)找到DMA控制器的基地址(BaseAddr)的过程依赖于一套完整的硬件-软件协同设计体系。1.硬件设计阶段:Vivado的配置生成(1)IP核参数化当在Vivado中配置AXIDMAIP核时,所有硬件参数(如基地址、数据宽度、中断号等)会被记录在设计描述文件中。关键参数:BaseAddress:由地址分配器自动或手动分配(如0x4000000
- VIVADO生成DCP和EDF指南
cycf
fpga开发
VIVADO生成DCP和EDF文章目录VIVADO生成DCP和EDF前言一、DCP封装二、EDF封装前言详细步骤就不贴图了,网上一大堆在Vivado中,常用的三种封装形式有三种:●IP●edif●dcp在下文之前,先看几个概念out_of_context:和global相对,out_of_context就是将上下文分离,在综合的时候,只是将这个module作为一个整体,类似IP生成的时候,选择gl
- Vivado使用误区与进阶【1.0】
BinaryStarXin
FPGA技术汇总分享4FPGA技术汇总分享3fpga开发硬件工程dsp开发嵌入式硬件Vivado和XDCVivado日志
UltraFAST™是Xilinx©在2013年底推出的一套设计方法学指导,旨在指引用户最大限度地利用现有资源,提升系统性能,降低风险,实现更快速且可预期的设计。面向Vivado®的UltraFAST方法学的主体是UG949文档,配合相应的Checklist,随Vivado版本同时更新,用户可以在Xilinx的主页上免费下载。目前,针对Vivado设计套件的UltraFAST中文版也已经上市,另外
- VIVADO导出仿真数据到MATLAB中进行分析
FPGA与信号处理
FPGA学习记录VIVADOSIMULATION导出仿真数据TXTMATLAB
VIVADO导出仿真数据到MATLAB中进行分析目录前言一、导出仿真数据需要编写的RTL代码二、MATLAB读入txt文件中的数据三、需要注意的点总结前言在使用XilinxVivado进行FPGA开发时,如何将RTL仿真生成的数据导出,进行进一步分析与可视化,是很多开发者常遇到的问题。Vivado自带仿真工具不支持直接导出仿真数据,但是我们可以通过编写一段简单的RTL代码即可将需要的仿真数据保存到
- [Labtoolstcl 44-513] HW Target shutdown. Closing target: localhost:3121/xilinx_tcf/Digilent/21025113
hahaha6016
硬件设计fpga开发
然后之后每次进行代码编译,综合,执行之后,就会提示error。工具有问题,将vivado工具关闭,重新打开,然后再打开工程,重新编译。
- FPGA基础 -- Verilog 禁止语句
关于Verilog中“禁止语句”的详细培训讲解**,结合可综合设计与仿真行为的角度,深入讲解Verilog中的“禁止类语句”(即综合时应避免或仅用于仿真的语句):一、Verilog中的“禁止语句”概念所谓“禁止语句”(或说非综合语句),是指不能被综合工具(如Vivado、Quartus、Synplify)综合到门级电路中,仅用于仿真或调试目的的语法结构。使用这些语句不会被转换为实际的逻辑门或触发器
- ZYNQ笔记(二十):Clocking Wizard 动态配置
W以至千里
ZYNQ笔记fpga开发
版本:Vivado2020.2(Vitis)任务:ZYNQPS端通过AXI4Lite接口配置ClockingWizardIP核输出时钟频率目录一、介绍二、寄存器定义三、配置四、PS端代码一、介绍Xilinx的ClockWizardIP核用于在FPGA中生成和管理时钟信号。它支持动态重配置(DynamicReconfiguration),允许在运行时通过AXI4-Lite接口或DRP接口(这两个接口
- 实验一:数据选择器实验
俺不是西瓜太郎´•ﻌ•`
实验报告fpga开发
实验一数据选择器实验报告目录实验目的实验内容原理描述VerilogHDL设计源代码Testbench仿真代码及仿真结果XDC文件配置下板测试实验体会实验照片实验目的熟悉使用VerilogHDL的三种不同描述方式进行基本逻辑电路建模,实现数据扩展。学习使用Vivado进行逻辑设计的基本流程。学习使用Nexys4FPGA硬件开发板,了解开发板主要的外围接口。了解设计源代码与仿真代码的区别。实验内容原理
- USB转JTAG、USB转I2C、USB转SPI、USB转RS121/RS422/RS485芯片调试笔记
vx:module1066
信号处理模块笔记
1.1测试环境1.1.1整体环境介绍测试环境说明板卡:pcie403板卡主控芯片:Xilinxxcvu13p-fhgb2104-2调试软件:Vivado2018.3代码环境:Vscodeutf-8测试工程:pcie403_user_top1.1.2硬件介绍UDPCIe-403使用VU13P+ZYNQ+FMC插槽架构,对外数据接口使用PCIe3.0x16和PCIe4.0x8进行数据通信或传输,支持千
- 通过vivado HLS设计一个FIR低通滤波器
fpga和matlab
VivadoHLS开发vivadoHLSFIR低通滤波器
目录1.FIR参数确定2.FIR系数计算3.C/C++代码实现4.VivadoHLS项目创建与配置4.1在VivadoHLS中创建新项目并配置4.2在VivadoHLS中执行C仿真4.3执行C综合以将C代码转换为RTL4.4进行RTL级仿真验证4.5导出IP4.6在Vivado中集成IPVivadoHLS是一款强大的高层次综合工具,可将C/C++代码转换为硬件描述语言(HDL),显著提升FPGA开
- vivadoHLS优化
ailao4622
//HLS数据类型:ap_fixed--------------------------------------------------------------------------(优化)Directive(函数/类->变量/对象)InsertDirective(优化措施ug902->designoptimization)Directive:DATA_PACK对结构体打包:INTERFACE对
- 【FPGA教程案例2】基于vivado核的NCO正弦余弦发生器设计与实现
fpga和matlab
★教程2:fpga入门100例NCODDSFPGA教程
FPGA教程目录MATLAB教程目录---------------------------------------------------------------------------------------本课程成果预览目录1.软件版本2.本算法理论知识3.核心代码4.操作步骤与仿真结论5.参考文献1.软件版本vivado2019.22.本算法理论知识在通信系统中,
- Vivado程序固化到Flash
白码王子小张
Vivado工具使用XilinxvivadoFPGA
在上板调试FPGA时,通常使用JTAG接口下载程序到FPGA芯片中,FPGA本身是基于RAM工艺的器件,因此掉电后会丢失芯片内的程序,需要重新烧写程序。但是当程序需要投入使用时不能每一次都使用JTAG接口下载程序,一般FPGA的外围会有非易失性存储器:Flash或SD卡等,可以将程序加载进去,这样下次上电后可以直接从该存储器中读取程序并启动配置。在使用Vivado固化程序时,通常有两种文件格式可以
- vivado ROM ip核的使用
明天冰雪封山
fpgaip核fpga开发
ROM介绍ROM代表只读存储器(Read-OnlyMemory),是一种电子存储设备,用于存储计算机系统启动程序、固件、操作系统和其他重要数据,比如说电脑中使用的磁盘。与随机存储器(RAM)不同,ROM存储的数据一旦写入后断电后不会丢失,RAM断电后数据直接丢失,因此ROM也被称为非易失性存储器(Non-VolatileMemory)。FPGA中是有一定的存储资源,常见就是BRAM,本实验通过调用
- 小白入门FPGA设计,如何快速学习?
IC与FPGA设计
FPGAfpga开发学习
很多刚入门的小伙伴,初次听说FPGA(现场可编程门阵列),脑子里只有一个字:玄!什么“时序逻辑”“Verilog”“Vivado”,仿佛一夜之间掉进了电子黑魔法的深坑。但真相是——FPGA,其实没有你想得那么难。只是你需要一套适合小白体质的学习方法,走对第一步,就能少走很多弯路。今天这篇文章,就带你从零出发,搞懂:小白怎么系统学习FPGA?有哪些推荐路径?最容易卡住的坑怎么避?一、FPGA是啥?能
- Vivado仿真波形不显示怎么解决?
Dreamboat_Soc
fpga
求助各位大佬,在使用vivado仿真测试时,部分信号有数据,但是无法显示具体波形,只有几个点(如下图所示),请问一下是什么原因、该如何解决?
- UDP--DDR--SFP,FPGA实现之ddr axi读写驱动模块
爱学习的张哥
udpfpga开发ddrAXI网络协议
ddraxi读写驱动模块实现介绍该模块主要功能为:接收数据读写op指令,将其转换为AXI4总线形式其逻辑较为简单,而关于AXI4的时序,建议读者使用vivado封装两个AXI4的ip核,一个主机,一个从机,进行学习,笔者在这里便不进行赘述,如果有读者想要了解,欢迎在评论区进行讨论,笔者后期可能会进行文章专栏讲解。其工作原理即是,检测到op指令有效,进行相应的读写操作,AXI4读写数据的流程是AXI
- AMD Vivado™ 设计套件生成加密比特流和加密密钥
芯眼
FPGAfpga开发集成测试算法软件工程
概括重要提示:有关使用AMDVivado™DesignSuite2016.4及更早版本进行eFUSE编程的重要更新,请参阅AMD设计咨询68832。本应用说明介绍了使用AMDVivado™设计套件生成加密比特流和加密密钥(高级加密标准伽罗瓦/计数器模式(AES-GCM)和RSA身份验证)的简单分步过程。其中还介绍了使用Vivado设计套件将高级加密标准全球移动通信系统(AES-GSM)加密密钥和R
- 2023 ASIC FPGA IP RTL & License (Diamond / Libero SOC)
Jerry_Wei_2020
fpga开发
FPGA系列:IntelAlteraFPGA(Quartus)ADMXILINXFPGA(Vivado&ISE)LatticeFPGA(Diamond)Microchip(LiberoSOC)ASIC系列:SynopsysIPARMIPCadenceIP等等QQ:3339377509
- Vivado中可新建的工程类型解析
漂洋过海的鱼儿
Vivadofpga开发
以下是Vivado中可新建的工程类型解析,按用途和场景分类说明:1.RTLProject(RTL工程)用途:从零开始基于RTL代码(Verilog/VHDL)设计FPGA逻辑,覆盖完整开发流程。适用阶段:设计初期(代码编写、IP集成、仿真、综合、实现)。核心功能:添加RTL代码、约束文件、IP核。运行RTL分析(检查语法和层次结构)。综合生成网表(Netlist)。实现布局布线(Place&Rou
- FPGA:Xilinx Kintex 7实现DDR3 SDRAM读写
InnoLink_1024
FPGA高速接口RTL设计fpga开发硬件架构硬件工程
在XilinxKintex7系列FPGA上实现对DDR3SDRAM的读写,主要依赖Xilinx提供的MemoryInterfaceGenerator(MIG)IP核,结合Vivado设计流程。以下是详细步骤和关键点:1.准备工作硬件需求:Kintex-7FPGA(如XC7K325T)。DDR3SDRAM芯片,符合JESD79-3标准(如MicronMT41J256M16)。开发板(如KC705)或
- FPGA: Xilinx Kintex 7实现PCIe接口
InnoLink_1024
高速接口FPGARTL设计fpga开发硬件架构硬件工程
在XilinxKintex-7系列FPGA上实现PCIe(PeripheralComponentInterconnectExpress)接口,通常使用Xilinx提供的7SeriesIntegratedBlockforPCIeIP核,结合Vivado设计流程。以下是实现PCIe接口的详细步骤和关键点,适用于Kintex-7FPGA(如XC7K325T)。1.准备工作硬件需求:Kintex-7FPG
- vivado的license
Dr-加菲
vivado
INCREMENTVIVADO_HLSxilinxd2037.05permanentuncountedAF3E86892AA2VENDOR_STRING=License_Type:BoughtHOSTID=ANYISSUER=“XilinxInc”START=19-May-2016TS_OKINCREMENTVivado_System_Editionxilinxd2037.05permanentu
- artix 7 FPGA上电启动速度慢的解决办法
我是苹果,不是香蕉
fpga
解决方法:上电启动速度慢是因为FPGA生成的bit文件采用1-wire形式读取FLAS固件。打开VIVADO,点击opensynthesizedDesign:第二步,右击Generatebitstream,点击bitstreamsettings点击configureadditionalbitstreamsettings,在里面选择spix4
- 学习使用Vivado和SDK进行Xilinx ZYNQ FPGA开发 | (十二)Verilog程序设计举例 | 2023.11.6/星期一/天气晴
杨肉师傅
学习XilinxZYNQFPGA开发学习fpga开发
系列文章目录专栏系列文章:学习XilinxZYNQFPGA开发文章目录系列文章目录摘要一、设计思路二、创建Verilog源文件三、编写Verilog源程序或门模块my_or2.v半加器模块h_adder.v全加器模块f_adder.v四、仿真五、查看RTL分析摘要在上一次的学习内容《Vivado建立工程》的基础上,我已经有一个工程了,现在以1位全加器的设计过程来举例说明VerilogHDL程序的设
- 62_ZYNQ7020开发板_SD/QSPI实现Vivado的PL端程序和SDK程序同时运行
一米八零的昊哥
ZYNQ嵌入式系统1
1)双击用vivado打开黑金7020自带的linux_base工程2)查看vivado顶层文件design_1_wrapper.v文件//Copyright1986-2017Xilinx,Inc.AllRightsReserved.//--------------------------------------------------------------------------------/
- ZYNQ使用petalinux方式移植linux
工匠Sola
linux嵌入式硬件fpga开发
一、安装petalinux.安装虚拟机,在虚拟机里安装linux系统(ubuntu16.04.7LTS)虚拟机里磁盘尽量留大点,建议60G。建议安装VMwareTools,Win11用户建议安装VMware17.5,不然启动虚拟机可能遇到蓝屏问题。开发工具:vivado2017.1(Windows11下)+petalinux2017.1(Linux下)更新apt-getsudoapt-getupd
- ZYNQ 基于OCM实现AMP双核petalinux开发流程
寒听雪落
fpga开发linux
一,基本开发流程1,软件平台:Windows64位环境下,Vivado2017.04版本+SDK2017.04版本,Linux环境下(Ubuntu16.04),Petalinux2017.04版本,ZYNQ7z10clg400-12,AMP模式:从软件的角度来看,多核处理器的运行模式有三种:(1)AMP(非对称多进程):多个核心相对独立的运行不同的任务,每个核心可能运行不同的操作系统或裸机程序,但
- Vivado 的XDC设置输出延时
BinaryStarXin
FPGA技术汇总分享网络fpga开发数据库
Vivado的XDC设置输出延时Q1Vivado的XDC设置输出延时,用于输出伴随时钟和数据的,数据是由系统时钟125M驱动,伴随时钟是由125M经过Pll相位移动-90度。设置输出时钟时,参考时钟选择相移的那个,发现不起作用,没有路径。如果选择系统时钟,分析后是系统时钟的最大最小延时,没有相位移动后的信息,这是什么问题?伴随时钟创建的Create_generated_clock中的Set_out
- ASM系列四 利用Method 组件动态注入方法逻辑
lijingyao8206
字节码技术jvmAOP动态代理ASM
这篇继续结合例子来深入了解下Method组件动态变更方法字节码的实现。通过前面一篇,知道ClassVisitor 的visitMethod()方法可以返回一个MethodVisitor的实例。那么我们也基本可以知道,同ClassVisitor改变类成员一样,MethodVIsistor如果需要改变方法成员,注入逻辑,也可以
- java编程思想 --内部类
百合不是茶
java内部类匿名内部类
内部类;了解外部类 并能与之通信 内部类写出来的代码更加整洁与优雅
1,内部类的创建 内部类是创建在类中的
package com.wj.InsideClass;
/*
* 内部类的创建
*/
public class CreateInsideClass {
public CreateInsideClass(
- web.xml报错
crabdave
web.xml
web.xml报错
The content of element type "web-app" must match "(icon?,display-
name?,description?,distributable?,context-param*,filter*,filter-mapping*,listener*,servlet*,s
- 泛型类的自定义
麦田的设计者
javaandroid泛型
为什么要定义泛型类,当类中要操作的引用数据类型不确定的时候。
采用泛型类,完成扩展。
例如有一个学生类
Student{
Student(){
System.out.println("I'm a student.....");
}
}
有一个老师类
- CSS清除浮动的4中方法
IT独行者
JavaScriptUIcss
清除浮动这个问题,做前端的应该再熟悉不过了,咱是个新人,所以还是记个笔记,做个积累,努力学习向大神靠近。CSS清除浮动的方法网上一搜,大概有N多种,用过几种,说下个人感受。
1、结尾处加空div标签 clear:both 1 2 3 4
.div
1
{
background
:
#000080
;
border
:
1px
s
- Cygwin使用windows的jdk 配置方法
_wy_
jdkwindowscygwin
1.[vim /etc/profile]
JAVA_HOME="/cgydrive/d/Java/jdk1.6.0_43" (windows下jdk路径为D:\Java\jdk1.6.0_43)
PATH="$JAVA_HOME/bin:${PATH}"
CLAS
- linux下安装maven
无量
mavenlinux安装
Linux下安装maven(转) 1.首先到Maven官网
下载安装文件,目前最新版本为3.0.3,下载文件为
apache-maven-3.0.3-bin.tar.gz,下载可以使用wget命令;
2.进入下载文件夹,找到下载的文件,运行如下命令解压
tar -xvf apache-maven-2.2.1-bin.tar.gz
解压后的文件夹
- tomcat的https 配置,syslog-ng配置
aichenglong
tomcathttp跳转到httpssyslong-ng配置syslog配置
1) tomcat配置https,以及http自动跳转到https的配置
1)TOMCAT_HOME目录下生成密钥(keytool是jdk中的命令)
keytool -genkey -alias tomcat -keyalg RSA -keypass changeit -storepass changeit
- 关于领号活动总结
alafqq
活动
关于某彩票活动的总结
具体需求,每个用户进活动页面,领取一个号码,1000中的一个;
活动要求
1,随机性,一定要有随机性;
2,最少中奖概率,如果注数为3200注,则最多中4注
3,效率问题,(不能每个人来都产生一个随机数,这样效率不高);
4,支持断电(仍然从下一个开始),重启服务;(存数据库有点大材小用,因此不能存放在数据库)
解决方案
1,事先产生随机数1000个,并打
- java数据结构 冒泡排序的遍历与排序
百合不是茶
java
java的冒泡排序是一种简单的排序规则
冒泡排序的原理:
比较两个相邻的数,首先将最大的排在第一个,第二次比较第二个 ,此后一样;
针对所有的元素重复以上的步骤,除了最后一个
例题;将int array[]
- JS检查输入框输入的是否是数字的一种校验方法
bijian1013
js
如下是JS检查输入框输入的是否是数字的一种校验方法:
<form method=post target="_blank">
数字:<input type="text" name=num onkeypress="checkNum(this.form)"><br>
</form>
- Test注解的两个属性:expected和timeout
bijian1013
javaJUnitexpectedtimeout
JUnit4:Test文档中的解释:
The Test annotation supports two optional parameters.
The first, expected, declares that a test method should throw an exception.
If it doesn't throw an exception or if it
- [Gson二]继承关系的POJO的反序列化
bit1129
POJO
父类
package inheritance.test2;
import java.util.Map;
public class Model {
private String field1;
private String field2;
private Map<String, String> infoMap
- 【Spark八十四】Spark零碎知识点记录
bit1129
spark
1. ShuffleMapTask的shuffle数据在什么地方记录到MapOutputTracker中的
ShuffleMapTask的runTask方法负责写数据到shuffle map文件中。当任务执行完成成功,DAGScheduler会收到通知,在DAGScheduler的handleTaskCompletion方法中完成记录到MapOutputTracker中
- WAS各种脚本作用大全
ronin47
WAS 脚本
http://www.ibm.com/developerworks/cn/websphere/library/samples/SampleScripts.html
无意中,在WAS官网上发现的各种脚本作用,感觉很有作用,先与各位分享一下
获取下载
这些示例 jacl 和 Jython 脚本可用于在 WebSphere Application Server 的不同版本中自
- java-12.求 1+2+3+..n不能使用乘除法、 for 、 while 、 if 、 else 、 switch 、 case 等关键字以及条件判断语句
bylijinnan
switch
借鉴网上的思路,用java实现:
public class NoIfWhile {
/**
* @param args
*
* find x=1+2+3+....n
*/
public static void main(String[] args) {
int n=10;
int re=find(n);
System.o
- Netty源码学习-ObjectEncoder和ObjectDecoder
bylijinnan
javanetty
Netty中传递对象的思路很直观:
Netty中数据的传递是基于ChannelBuffer(也就是byte[]);
那把对象序列化为字节流,就可以在Netty中传递对象了
相应的从ChannelBuffer恢复对象,就是反序列化的过程
Netty已经封装好ObjectEncoder和ObjectDecoder
先看ObjectEncoder
ObjectEncoder是往外发送
- spring 定时任务中cronExpression表达式含义
chicony
cronExpression
一个cron表达式有6个必选的元素和一个可选的元素,各个元素之间是以空格分隔的,从左至右,这些元素的含义如下表所示:
代表含义 是否必须 允许的取值范围 &nb
- Nutz配置Jndi
ctrain
JNDI
1、使用JNDI获取指定资源:
var ioc = {
dao : {
type :"org.nutz.dao.impl.NutDao",
args : [ {jndi :"jdbc/dataSource"} ]
}
}
以上方法,仅需要在容器中配置好数据源,注入到NutDao即可.
- 解决 /bin/sh^M: bad interpreter: No such file or directory
daizj
shell
在Linux中执行.sh脚本,异常/bin/sh^M: bad interpreter: No such file or directory。
分析:这是不同系统编码格式引起的:在windows系统中编辑的.sh文件可能有不可见字符,所以在Linux系统下执行会报以上异常信息。
解决:
1)在windows下转换:
利用一些编辑器如UltraEdit或EditPlus等工具
- [转]for 循环为何可恨?
dcj3sjt126com
程序员读书
Java的闭包(Closure)特征最近成为了一个热门话题。 一些精英正在起草一份议案,要在Java将来的版本中加入闭包特征。 然而,提议中的闭包语法以及语言上的这种扩充受到了众多Java程序员的猛烈抨击。
不久前,出版过数十本编程书籍的大作家Elliotte Rusty Harold发表了对Java中闭包的价值的质疑。 尤其是他问道“for 循环为何可恨?”[http://ju
- Android实用小技巧
dcj3sjt126com
android
1、去掉所有Activity界面的标题栏
修改AndroidManifest.xml 在application 标签中添加android:theme="@android:style/Theme.NoTitleBar"
2、去掉所有Activity界面的TitleBar 和StatusBar
修改AndroidManifes
- Oracle 复习笔记之序列
eksliang
Oracle 序列sequenceOracle sequence
转载请出自出处:http://eksliang.iteye.com/blog/2098859
1.序列的作用
序列是用于生成唯一、连续序号的对象
一般用序列来充当数据库表的主键值
2.创建序列语法如下:
create sequence s_emp
start with 1 --开始值
increment by 1 --増长值
maxval
- 有“品”的程序员
gongmeitao
工作
完美程序员的10种品质
完美程序员的每种品质都有一个范围,这个范围取决于具体的问题和背景。没有能解决所有问题的
完美程序员(至少在我们这个星球上),并且对于特定问题,完美程序员应该具有以下品质:
1. 才智非凡- 能够理解问题、能够用清晰可读的代码翻译并表达想法、善于分析并且逻辑思维能力强
(范围:用简单方式解决复杂问题)
- 使用KeleyiSQLHelper类进行分页查询
hvt
sql.netC#asp.nethovertree
本文适用于sql server单主键表或者视图进行分页查询,支持多字段排序。KeleyiSQLHelper类的最新代码请到http://hovertree.codeplex.com/SourceControl/latest下载整个解决方案源代码查看。或者直接在线查看类的代码:http://hovertree.codeplex.com/SourceControl/latest#HoverTree.D
- SVG 教程 (三)圆形,椭圆,直线
天梯梦
svg
SVG <circle> SVG 圆形 - <circle>
<circle> 标签可用来创建一个圆:
下面是SVG代码:
<svg xmlns="http://www.w3.org/2000/svg" version="1.1">
<circle cx="100" c
- 链表栈
luyulong
java数据结构
public class Node {
private Object object;
private Node next;
public Node() {
this.next = null;
this.object = null;
}
public Object getObject() {
return object;
}
public
- 基础数据结构和算法十:2-3 search tree
sunwinner
Algorithm2-3 search tree
Binary search tree works well for a wide variety of applications, but they have poor worst-case performance. Now we introduce a type of binary search tree where costs are guaranteed to be loga
- spring配置定时任务
stunizhengjia
springtimer
最近因工作的需要,用到了spring的定时任务的功能,觉得spring还是很智能化的,只需要配置一下配置文件就可以了,在此记录一下,以便以后用到:
//------------------------定时任务调用的方法------------------------------
/**
* 存储过程定时器
*/
publi
- ITeye 8月技术图书有奖试读获奖名单公布
ITeye管理员
活动
ITeye携手博文视点举办的8月技术图书有奖试读活动已圆满结束,非常感谢广大用户对本次活动的关注与参与。
8月试读活动回顾:
http://webmaster.iteye.com/blog/2102830
本次技术图书试读活动的优秀奖获奖名单及相应作品如下(优秀文章有很多,但名额有限,没获奖并不代表不优秀):
《跨终端Web》
gleams:http