Verilog 之行为建模

Verilog 之行为建模_第1张图片

在程序中,initial 是不能用于赋值的,但是可以用于程序的监视
Verilog 之行为建模_第2张图片
Verilog 之行为建模_第3张图片
Verilog 之行为建模_第4张图片
Verilog 之行为建模_第5张图片
Verilog 之行为建模_第6张图片
Verilog 之行为建模_第7张图片
Verilog 之行为建模_第8张图片

对于电平触发,只要有一个变化就会触发

Verilog 之行为建模_第9张图片
Verilog 之行为建模_第10张图片
注意:在always 里面的赋值,左边一定是reg 类型,但是本质上没有记忆功能,区别于数据流建模,赋值左边是wire线网型

Verilog 之行为建模_第11张图片

有时候,要监控太多,就用@(*),注意,没有and ,只有or 来分隔

Verilog 之行为建模_第12张图片
Verilog 之行为建模_第13张图片
Verilog 之行为建模_第14张图片
Verilog 之行为建模_第15张图片
是下降沿有效还是上升沿有效,取决于你到底是低电平还是高电平有效,低电平对应下降沿,高电平对应上升沿

Verilog 之行为建模_第16张图片
Verilog 之行为建模_第17张图片
Verilog 之行为建模_第18张图片
Verilog 之行为建模_第19张图片
Verilog 之行为建模_第20张图片
Verilog 之行为建模_第21张图片
Verilog 之行为建模_第22张图片
Verilog 之行为建模_第23张图片
Verilog 之行为建模_第24张图片
Verilog 之行为建模_第25张图片
Verilog 之行为建模_第26张图片
Verilog 之行为建模_第27张图片
Verilog 之行为建模_第28张图片
Verilog 之行为建模_第29张图片
Verilog 之行为建模_第30张图片

你可能感兴趣的:(vivado,fpga开发)