1. Crosstalk概述
1.1 Crosstalk 定义
串扰（crosstalk）噪声是指两个或多个信号之间无意间的耦合，会对芯片功能Function和内部时序Timing产生影响。
1.2 Crosstalk分析的必要性
金属层数量的增加：例如，一个0.25um或0.3um的工艺具有四个或五个金属层，而在65nm和45nm工艺中增加到了10层metal或者更多metal层。
垂直占主导地位的金属长宽比：这意味着走线既细又高，与早期工艺几何形状中比较宽不同。因此，较大比例的电容是由侧壁耦合电容组成的，该侧壁耦合电容即为相邻信号线之间的走线间电容。
更高的布线密度：由于具有更精细的几何形状，更多的金属线可以在物理上紧密相邻。
大量的交互设备和互连线：在同一硅片面积中封装了更多的标准单元和信号走线，从而导致更多的交互。
频率变高导致波形切换加快：快速的边沿速率会导致更多的电流尖峰以及对相邻走线和单元的更大耦合效应。
较低的电源电压：电源电压的降低使得噪声裕量较小。
1.3 Crosstalk的影响
Glitch: 毛刺是指由于相邻攻击者电平切换的耦合而在稳定受害者信号上产生的噪声；
Timing: 时序变化由于受害者电平切换与攻击者电平切换的耦合而导致的（串扰增量延迟）。
2. Glitch of Crosstalk分析
2.1 glitch产生原因
上图中UNAND0的输出上升沿，通过耦合电容Cc将干扰传导到Victim net上，产生glitch。该glitch的幅度取决于以下常见因素：
耦合电容Cc的大小：该电容越大，glitch幅度越大；
干扰源（Aggressor）的压摆（slew）：slew越快，glitch幅度越大，一般而言，slew率是与干扰源的驱动能力成正比的；
被干扰网络（Victim net）的接地电容Cgnd：该电容越大，glitch幅度越小；
被干扰网络（Victim net）的驱动强度：其驱动能力越强，glitch幅度越小。
但是以下情况的glitch需要注意：
时序逻辑（flip-flops or latches）或memories，其clock和复位、置位信号要特别注意glitch的影响。
宽的glitch信号通过组合逻辑传播到时序逻辑，也会到时功能出错。
2.2 glitch类型
Glitch类型干扰源（aggressor）被干扰（Victim）net电平
Rise-glitch上升沿低电平
Fall-glitch下降沿高电平
Overshot-glitch上升沿高电平
Undershot-glitch下降沿低电平
2.3 glitch传播
Glitch是否可以通过fanout往后传播，取决于直流DC和交流AC的阈值。
DC阈值
下图6-4想必大家都很熟悉了，VILmax和VIHmin也称为DC阈值极限，基于VIH和VIL的DC阈值是稳态噪声极限，因此可以用作确定毛刺是否会通过扇出单元传播的判断依据。
下图6-5给出了DC阈值极限的例子，
DC噪声margin仅使用恒定的最差高度值（worst-case value），而与信号噪声宽度无关，如图6-6所示。
2. AC阈值
对于给定的单元，增加输出负载会增加噪声容限，因为这会增加惯性延迟和可以通过单元的毛刺宽度，下面的示例说明了这种现象。
图6-8（a）为一个未加负载的反相器，输入毛刺高于单元的直流裕量，因此会在其输出端引起毛刺。
图6-8（b）为上述反相器输出端有一定负载。此时相同的输入毛刺会导致输出端的毛刺小很多。
图6-8（c）为负载更重，则反相器单元的输出将没有任何毛刺。
因此，增加输出端的负载可使单元更加能够抵抗从输入端传播到输出端的噪声。
在cell lib文件中，抗扰度模型（noise immunity model）包括上述AC噪声抑制的影响。propagated_noise模型除了对通过单元的传播进行建模外，还包括了AC噪声阈值的影响。
index_1：输入毛刺幅值
index_2：输入毛刺宽度
index_3：CCB输出电容
index_4：时间
表格中的数值指定了CCB输出电压（或通过CCB传播的噪声）
2.4 多干扰源的噪声累积
大多数由干扰源引起的耦合分析都考虑了每个干扰源引起的毛刺效应，并计算了对被干扰网络的累积效应，这看起来很保守，但这确实表明了被干扰网络的最坏情况。另一种方法是使用RMS（均方根）方法，使用RMS方法时，是通过单个干扰源引起的毛刺的均方根来计算被干扰网络的毛刺幅度的。
原文链接：Crosstalk and Noise：学习笔记2—《Static Timing Analysis for Nanometer Designs》 - 知乎 (zhihu.com)