高速口相关知识

一.不通系列fpga对高速口的叫法不一样：

artix7——GTP

kintex7——GTX

virtex7——GTH

二.高速口的架构基本一致————4对rx/tx对+1个时钟模块（包含4个cpll+1个Qpll）

1：一个高速口【一个高速bank：（eg：bank116）】

2：如果需要更高的线速率则就需要更高频的pll（QPLL>cpll）一般在配置ip里面选择

3：一个时钟模块可以接2对差分时钟：满足于tx和rx不同时钟的需求。