【上海大学数字逻辑实验报告】五、记忆元件测试

一、实验目的

  1. 掌握R-S触发器、D触发器和JK触发器的工作原理及其相互转换。
  2. 学会用74LS00芯片构成钟控RS触发器。
  3. 学会用74LS112实现D触发器
  4. 学会在Quartus II上用D触发器实现JK触发器。

二、实验原理

  1. 基本R-S触发器是直接复位-置位的触发器,它是构成各种功能的触发器的基本组成部分。基本R-S触发器可由交叉耦合的两个“与非”门组成,如图所示:
    【上海大学数字逻辑实验报告】五、记忆元件测试_第1张图片
    其逻辑符号和真值表如下图所示:
    【上海大学数字逻辑实验报告】五、记忆元件测试_第2张图片

其特性方程如下所示:

【上海大学数字逻辑实验报告】五、记忆元件测试_第3张图片

  1. 钟控R-S触发器由4个“与非”门组成,其中两个“与非”门构成基本R-S触发器,另外两个“与非”门构成控制电路。在时钟信号没有到来时,不管R、S端输入为何值,触发器的状态保持不变。当时钟信号到来时,R和S的输入就可能使触发器置0或置1。其逻辑电路图和逻辑符号如下图所示:

【上海大学数字逻辑实验报告】五、记忆元件测试_第4张图片

其真值表如下图所示:

【上海大学数字逻辑实验报告】五、记忆元件测试_第5张图片

其特性方程如下所示:

【上海大学数字逻辑实验报告】五、记忆元件测试_第6张图片

  1. 由于钟控R-S触发器在时钟信号作用期间,当R、S的输入同时为1时,触发器会出现状态不确定现象,故为使R、S端始终处于互补引入只有单输入端的D触发器。其逻辑功能为:当时钟信号到来时,如果输入D=0,则触发器输出Q=0,即触发器置0;如果输入D=1,则触发器置1,即触发器输出Q=1。而当时钟信号没有到来时,无论D输入何值,触发器保持原来状态不变。其逻辑电路图和逻辑符号如下图所示:

【上海大学数字逻辑实验报告】五、记忆元件测试_第7张图片

其真值表如下图所示:
【上海大学数字逻辑实验报告】五、记忆元件测试_第8张图片
其特性方程如下所示:

外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传

  1. 为了消除钟控R-S触发器输入信号的约束条件,又使触发器有两个输入端,可在钟控R-S触发器中增加两条交叉反馈线,并将输入端S改为J,R改为K,就构成了一个JK触发器,其逻辑电路图和逻辑符号如下图所示:

【上海大学数字逻辑实验报告】五、记忆元件测试_第9张图片

其真值表如下图所示:

【上海大学数字逻辑实验报告】五、记忆元件测试_第10张图片

其特性方程如下所示:

外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传

  1. 74LS122是包含两个下降沿JK触发器的芯片,如图所示:

【上海大学数字逻辑实验报告】五、记忆元件测试_第11张图片

其中,非同步输入端外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传叫做预置端,外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传叫做清除端,这两个端口能将JK触发器预置为“1”或清除为“0”,而与CP及输入的JK无关。

三、实验内容

实验任务一:用74LS00芯片构成钟控RS触发器

(1) 实验步骤
  1. 将74LS00的输入引脚1A和2A分别连接到K16和K15,输入引脚1B和2B同时连接到连续脉冲1H,输出引脚1Y和2Y分别连接到输入引脚4B和3B,输入引脚4A连接到输出引脚3Y,输入引脚3A连接到输出引脚4Y,最后再将输出引脚3Y和4Y分别连接到数码管LED6和LED5,接电接地后所构成的钟控RS触发器图如下所示:

【上海大学数字逻辑实验报告】五、记忆元件测试_第12张图片

  1. 拨动开关,观察数码管的变化,填入钟控RS触发器的输入与输出状态记录表。
(2) 实验现象
  1. 当时钟信号没有到来时,不管K16、K15输入为何值,数码管的状态总保持不变。
  2. 当时钟信号到来时:

a) 若K16=0,K15=0,则数码管保持原来的状态不变。

b) 若K16=0,K15=1,则数码管置为1状态。

c) 若K16=1,K15=0,则数码管置为0状态

(3) 数据记录、分析与处理

【上海大学数字逻辑实验报告】五、记忆元件测试_第13张图片

(4) 实验结论

通过74LS00作为搭建平台,我们成功地实现了一个钟控RS触发器。实验结果表明,电路在各种输入条件下都能输入正确的结果,符合预期行为。

实验任务二:用74LS112实现D触发器

(1) 实验步骤
  1. 先将74LS00的输入引脚1A和1B同时连接到K15构成一个“非”门,然后将“非”门的输出引脚1Y连接到74LS112的输入引脚1K。
  2. 将74LS112的输入引脚1J连接到K15,然后将输入引脚1PRE和1CLR分别连接到K14和K13,将输入引脚1CLK连接到连续脉冲1H,最后再将输出引脚1Q连接到数码管LED6,接电接地后所构成的D触发器图如下所示:

【上海大学数字逻辑实验报告】五、记忆元件测试_第14张图片

  1. 拨动开关,观察数码管的变化,填入D触发器的输入与输出状态记录表。
(2) 实验现象
  1. 当时钟信号没有到来时,无论K15输入何值,数码管的状态总保持不变。
  2. 当时钟信号到来时:

a) 若K15=0,则数码管置为0状态。

b) 若K15=1,则数码管置为1状态。

(3) 数据记录、分析与处理

【上海大学数字逻辑实验报告】五、记忆元件测试_第15张图片

(4) 实验结论

通过74LS00和74LS112作为搭建平台,我们成功地实现了一个D触发器。实验结果表明,电路在各种输入条件下都能输入正确的结果,符合预期行为。

实验任务三:在Quartus II上用D触发器实现JK触发器

(1) 实验步骤
  1. 用Quartus II设计出如下电路:

【上海大学数字逻辑实验报告】五、记忆元件测试_第16张图片

  1. 编译通过后进行波形仿真,验证电路逻辑功能:

【上海大学数字逻辑实验报告】五、记忆元件测试_第17张图片

  1. 仿真通过后,参照原理图定义引脚:

【上海大学数字逻辑实验报告】五、记忆元件测试_第18张图片

  1. 生成编程并将文件下载到FPGA。
  2. 将开关连接对应的输入引脚,输出引脚连接到发光二极管:

【上海大学数字逻辑实验报告】五、记忆元件测试_第19张图片

  1. 用开关和发光二极管测试FPGA的功能。
  2. 记录测试结果。
(2) 实验现象
  1. 当时钟信号没有到来时,无论K16、K15输入何值,数码管的状态总保持不变。
  2. 当时钟信号到来时:

a) 如果K16=0、K15=0,则数码管保持原来的状态不变。

b) 如果K16=0、K15=1,则数码管置为0状态。

c) 如果K16=1、K15=0,则数码管置为1状态。

(3) 数据记录、分析与处理

【上海大学数字逻辑实验报告】五、记忆元件测试_第20张图片

(4) 实验结论

通过使用Quartus II设计工具,我们成功地用D触发器设计并测试了一个JK触发器。实验结果表明,电路在各种输入条件下都能输入正确的结果,符合预期行为。

四、思考题

(1) 用D触发器实现RS触发器的功能

逻辑表达式:外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传
接线图:
【上海大学数字逻辑实验报告】五、记忆元件测试_第21张图片

(2) 用D触发器实现T触发器的功能

逻辑表达式:外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传

接线图:

【上海大学数字逻辑实验报告】五、记忆元件测试_第22张图片

(3) 用JK触发器实现D触发器的功能

逻辑表达式:在这里插入图片描述
接线图:【上海大学数字逻辑实验报告】五、记忆元件测试_第23张图片

(4) 用JK触发器实现RS触发器的功能

逻辑表达式:在这里插入图片描述
接线图:
【上海大学数字逻辑实验报告】五、记忆元件测试_第24张图片

(5) 用JK触发器实现T触发器的功能

逻辑表达式:在这里插入图片描述
接线图:
【上海大学数字逻辑实验报告】五、记忆元件测试_第25张图片

五、建议和体会

  1. 在实验前,要熟悉各种触发器的结构和特性方程。
  2. 在实现“非”门时,要注意接地,否则输出会有问题。
  3. 连续脉冲无效时,可能是连续脉冲芯片接触不良导致。
  4. 本实验有助于各类触发器原理及使用的理解,同时也提供了一个实际的设计和模拟测试经验。为后续进行更复杂的电路设计打下基础。

你可能感兴趣的:(数字逻辑实验,数字逻辑,实验报告)