如何正确选择高速探头

        最近看到一篇关于高速探头在DDR5测试中的应用文章，才发现探头的架构原来大有讲究，远远不是简单地带宽越高效果越好，而是需要根据测试对象进行合理地选择。

        与示波器一起使用的高频电压探头会对其所连接的电路产生各种类型的负载效应：

        如下图所示，在直流或低频范围内，主要负载是探头的输入电阻，电阻性负载主要影响直流幅值精度、直流偏置和偏置电压变化等直流参数，当使用低阻抗探头探测具有相似或更高阻抗量级的电路时，流过电路的大部分电流将流入探头，从而降低被探测点的电压，因此，为了避免电阻性负载，需要更大的输入阻抗；

        在RC转角频率和第一个LC谐振频率之间，随着频率的上升，探头的电容阻抗下降，将高频电路分流到地，这极大地限制了探头的带宽，并降低了信号的边沿速率，因此，要想获取更高的测试带宽的探头，就需要极低的输入电容，这就需要在探头设计和制造过程中使用特殊的几何构造、更低dk值材料和更好的组装工艺等等；

        在第一个LC谐振频率和第二个共振频率之间，负载开始呈现感性，如果这个LC谐振频率低于探头的带宽，则感应负载会使测试信号失真，感应负载来自于探头信号端到探头接地端所产生的环路电感，导致波形振铃，为了尽量减少感应负载对探测的影响，建议使用尽可能短的接地引线，如下图所示，为一款匹配电阻外置的探头前端，使用时需尽量剪短电阻的引线至最短；

        当被测频率等于或小于电缆长度（通常高于第二个共振频率）时，负载失配将更为显著，此时的探测系统应被视为传输线而不是简单的一阶RLC模型，因此，探头阻抗随频率而变化，这种不匹配可能发生在探头尖端到示波器ADC输入的任何地方，并导致多次反射波，电缆越长，谐振频率越低，因此，探头尖端和高输入阻抗放大器之间的信号路径往往设计得最小化，以此将谐振频率推向更高的频率范围。

        以上参数中，高带宽有源探头在其设计中优先考虑减轻电容和电阻负载效应，这对于存储器应用中的高精度探测至关重要。

        如图所示，RC 和 RCRC 输入阻抗这两种常见的探头架构定义了它们的负载特性：

        1. RC 探头在最宽的频率范围内具有最高的阻抗，以保持最低的负载和最小的信号失真；

        2. RCRC 探头在非常低的频率和高频下提供比RC探头更高的阻抗，但中频带阻抗通常远低于 RC 探头。

        选择上述探头的另一个直观因素是源阻抗，如果信号一直工作于高阻抗模式，那么RC架构是最好的，而RCRC架构由于其过低的中频阻抗，会在测量绝对电压水平时产生影响，尤其是当信号源阻抗很高或信号电平长时间不变的情形下，因此，RCRC探头更适合测量那些有着快速地电平翻转速率和连续周期变化的信号。

        举例来说，MIPI D-PHY是一个具备了高速差分和低速单端模式的接口标准，可以从50 Ω HS(高速)模式转换到高阻抗LP(低功耗)模式，以节省功耗，在LP模式，信号是单端1.2V摆幅，速率仅为10Mbps，驱动总线的阻抗通常是用高值电阻向上拉或向下拉，这与RCRC探头的输入阻抗相互作用，导致信号幅度的明显变化，带来的直观影响，就是测量单端电平的整体偏低，其测量效果明显不如RC探头，因为RC探头具有更高的阻抗。

        除了MIPI D-PHY之外，其他的使用类似转换状态的总线信号标准，都会产生同样的影响，比如DDR中的DQ和DQS信号、eMMc中的Data和CMD信号，就更适合于用RC探头进行测量。

        参考文献：

        1. Demystifying RCRC and RC Probes, Keysight;

        2. How to Optimize Probing and Signal Access for DDR5 System Validation, Randy White.