ANSYS信号完整性与电源完整性仿真__反射2

探究传输线时延与信号上升沿的关系

基本电路与步骤见ANSYS信号完整性与电源完整性仿真__反射1 - 。

本例要研究传输线时延与信号上升沿的关系，对传输线时延进行参数扫描。

对各器件设置如下：RES_:17欧姆；V_PULSE：TR=TF=0.4ns，V1=0，V2=1，PW=5ns，PER=10ns，TONE=1E10；

参数扫描设置：双击传输线，将TD值改为参数td，单位类型time，单位ns，值0.01,OK确定。

在analysis里add nexxim solution setup，transient analysis 在sweep variabes处点add，选td，选择线性扫描，从0.04ns到0.16ns,步长0.04ns,点击add和ok确认。进行仿真。

查看结果，create standard report ，rectangular plot，选择Vl,families 中available variable全选，new report。

不同传输线时延下负载端波形

结论：传输线时延越长，噪声电压摆幅越大。

当传输线时延小于0.2倍上升沿时，反射噪声电压摆幅在信号幅度10%之内，可以不考虑匹配。

经验法则：为了避免信号完整性问题，没有终端端接的传输线最大长度约为

RT为上升沿，单位为ns,LEN单位为in。