vscode开发FPGA(1)---TEROS_HDL插件报错

一、TerosHDL:modelsim(vlog-66)报错

Error: (vlog-66) Execution of vlib.exe failed

vscode开发FPGA(1)---TEROS_HDL插件报错_第1张图片

解决办法:

1.新建modelsim工程,并随意编译一个.v文件,将产生的work目录复制到modelsim安装路径下。

2.再将vscode设置verilog>linting>modelsim>work的路径指定到此处。

vscode开发FPGA(1)---TEROS_HDL插件报错_第2张图片vscode开发FPGA(1)---TEROS_HDL插件报错_第3张图片

二、TerosHDL:modelsim(vlog-7)报错

Error: (vlog-7) Failed to open design unit file "XXXXX" in xxxx mode

解决办法:

指定TerosHD的modelsim安装路径

vscode开发FPGA(1)---TEROS_HDL插件报错_第4张图片

vscode开发FPGA(1)---TEROS_HDL插件报错_第5张图片

至此,我的报错问题已解决。

vscode开发FPGA(1)---TEROS_HDL插件报错_第6张图片

你可能感兴趣的:(FPGA,vscode,ide,编辑器)