【芯片设计- RTL 数字逻辑设计入门 番外篇 6.1 -- 术语 Wafer 与 Tile 与 cell 关系介绍】


请阅读【嵌入式开发学习必备专栏 】


【芯片设计- RTL 数字逻辑设计入门 番外篇 6.1 -- 术语 Wafer 与 Tile 与 cell 关系介绍】_第1张图片


文章目录

    • SoC Tile 与 Cell 与 Wafer
      • Wafer
      • Tile
      • Cell
      • Tile与Cell的关系
      • 示例

SoC Tile 与 Cell 与 Wafer

在SoC(System on Chip,系统级芯片)设计中,Wafer, TileCell是常用的术语,它们在不同的设计层次上描述了芯片的组成部分。

你可能感兴趣的:(芯片设计,RTL,数字逻辑设计扫盲,Tile,cell,SOC,tILE)