RTL

数字IC前端设计究竟怎样？薪资前景如何？

作为数字IC前端工程师，为了让写的RTL代码没有bug，会经常与验证工程师要求debugcase；为了了解芯片整体架构和功能属性，还要与架构工程师打交道；还要与后端工程师
IC观察者·2025-03-11 15:19

＜RTL设计的艺术＞ DDR带宽计算公式

目录一、问题背景二、计算公式三、公式解释四、举例说明五、总结一、问题背景给出一个DDR访问latency，以及主频等信息，怎么计算用户可以拿到的带宽？二、计算公式Bandwidth=Outstanding*（TransSize*Bus_Frequence）/Latency三、公式解释Bandwidth：带宽(单位：MBps)TransSize=BurstLength*BurstSize(单位：By
积小流哥·2025-03-10 13:33

基于 Verilog 的经典数字电路设计（1）加法器

基于Verilog的经典数字电路设计（1）加法器版权所有，新芯设计，转载文章，请注来源引言一、半加器的Verilog代码实现和RTL电路实现一、全加器的Verilog代码实现和RTL电路实现引言  加法器是非常重要的
新芯设计·2025-03-10 04:26

使用Modelsim手动仿真

FPGA设计流程在设计输入之后，设计综合前进行RTL级仿真，称为综合前仿真，也称为前仿真或功能仿真。
寒听雪落·2025-03-09 05:05

魔百盒M401A、UNT403A、UNT413A_S905L3A/B_开启ROOT_红外蓝牙语音_通刷线刷固件包

UNT403A、UNT413A_S905L3A/B_开启ROOT_红外蓝牙语音_通刷线刷固件包，2+8G或2+16G配置-安卓9.0，支持最新出UWE5621DS/MT7661/MT7663/MT7668/RTL8822CS
fatiaozhang9527·2025-03-08 21:36

Verdi调试神器HierMan：轻松重构RTL层次

引言：当RTL层次成为架构调整的“绊脚石”在复杂的SoC设计中，RTL代码的层级结构往往像迷宫一般。工程师在调整架构时，需要耗费大量时间在模块路径切换集成上。
芯有所享·2025-03-07 15:13

FPGA开发，使用Deepseek V3还是R1（2）：V3和R1的区别

生成的答案FPGA开发，使用DeepseekV3还是R1（1）：应用场景FPGA开发，使用DeepseekV3还是R1（2）：V3和R1的区别FPGA开发，使用DeepseekV3还是R1（3）：系统级与RTL
LeeConstantine·2025-03-04 21:27

FPGA开发，使用Deepseek V3还是R1（4）：Deepseek参数配置

生成的答案FPGA开发，使用DeepseekV3还是R1（1）：应用场景FPGA开发，使用DeepseekV3还是R1（2）：V3和R1的区别FPGA开发，使用DeepseekV3还是R1（3）：系统级与RTL
LeeConstantine·2025-03-03 12:44

FPGA开发，使用Deepseek V3还是R1（5）：temperature设置

生成的答案FPGA开发，使用DeepseekV3还是R1（1）：应用场景FPGA开发，使用DeepseekV3还是R1（2）：V3和R1的区别FPGA开发，使用DeepseekV3还是R1（3）：系统级与RTL
LeeConstantine·2025-03-02 21:48

设备的名字中经常出现的“Realtek”是怎么回事【中国台湾的Realtek(瑞昱半导体)介绍-Logo为蓝色螃蟹-主营网卡、蓝牙、音频、交换芯片】

在嵌入式开发中，Realtek的芯片常见于以下设备：网卡芯片有线网卡（如：RTL8139、RTL
昊虹AI笔记·2025-03-02 08:21

fedora RTL8821CE 无线网卡驱动安装

8821ce0000:02:00.0:unhandledfirmwarec2hinterrupt如果遇到上面的信息，需要更新无线网卡驱动，方法参考:https://github.com/tomaspinho/rtl8821ce1
only火车头·2025-02-22 04:33

安装ubuntu22.04 解决wifi6驱动问题 + 没有Realtek rtl8852be 驱动（本人电脑：Redimbook R7 5800H）

Ubuntu没有wifi图标，没有Realtekrtl8852be驱动问题原因：由于该系列无线网卡属于“螃蟹网卡”，inter12代内核版本>5.18，Ubuntu22.04没有相应的网卡驱动导致解决：在window系统，Xiaomi电脑管家，查看wifi驱动，发现是RealtekRTL8852BEwifi6802.11axPCIeAdapter安装需要的工具1.sudoapt-getupdate
脉冲星打工人·2025-02-15 07:25

解决Ubuntu20.04无法使用RTL8852be网卡的问题

5800Ues网卡型号8852be内核版本5.15.0.88目前22.04最新版内核已经集成了该驱动，而20.04最高版本的内核没有该驱动解决方法就是自己编译驱动驱动网址：GitHub-HRex39/rtl8852be
IDBike·2025-02-15 07:54

ubuntu linux 下rtl8188eu 无线网卡的驱动

2.驱动的选择和获取根据http://www.linux-usb.org/usb.ids中提供的信息，芯片类型是RTL8188EUS802.11nWirelessNetworkAdapterWikiDevi
正心诚意修身齐家·2025-02-15 07:53

Realtek RTL8852BE Linux WLAN 驱动安装和配置指南

RealtekRTL8852BELinuxWLAN驱动安装和配置指南项目地址:https://gitcode.com/gh_mirrors/rt/rtl8852be1.项目基础介绍和主要的编程语言项目介绍
蒙烽秋·2025-02-15 07:53

推荐开源项目：RTL8852BE —— 无线网卡驱动的福音

推荐开源项目：RTL8852BE——无线网卡驱动的福音项目地址:https://gitcode.com/gh_mirrors/rt/rtl8852be1、项目介绍RTL8852BE是一个开源项目，旨在为
周琰策Scott·2025-02-15 07:22

点亮你的LED灯

二、程序RTL代码`timescale1ns/1nsmoduleled(outputwireled_out//点亮你的LED灯);
张口口·2025-02-10 18:09

Ubuntu22.04 LTS安装USB无线网卡RTL8188ftv驱动

1、插上USB无线网卡使用lsusb查看无线网卡，权限不够前面就加sudosudolsusb看到有8188FTV字样的说明就已经识别了，就像上图的001总线上的005设备，下面开始安装驱动1、老规矩，先update和upgradesudoaptupdatesudoaptupgradesudoaptinstallnet-tools2、添加仓库，添加后再update一下sudoadd-apt-repo
Zoolybo·2025-02-02 11:30

学习yosys(一款开源综合器)

安装sudoapt-getinstallyosys#ubuntu22.04仓库里面是yosys-0.9sudoinstallxdot创建脚本show_rtl.ysread_verilogcpu.vhierarchy-topcpuproc
qq85058522·2025-01-28 05:57

基于FPGA的DDS设计

文章目录目标一、DDS电路核心RTL1.设计一个DDS的核心RTL代码。
Squirrels43·2025-01-24 03:43

脚本工具：使用TCL方式进行modelsim 仿真

第一步，设置modelsim的工作路径，选择存放仿真相关do文件的文件夹下#设置工作库路径setwork_library"work"第二步编写指令do文件vlibworkdodo/compile_rtl.dododo
Major_pro·2025-01-19 22:41

Ubuntu22.04(Linux Mint 21)安装使用绿联USB无线网卡CM448（rtl8821CU）的方法

我之前一直在惠普Z230图形工作站上使用的是LinuxMintCinnamon20.3，由于工作站不带无线网卡，最初使用FAST品牌的USB无线网卡（rtl8818eus）,这个网卡使用倒是方便，即插即用
ericden·2024-09-06 23:19

Xilinx Vivado的RTL分析（RTL analysis）、综合（synthesis）和实现

理论上，FPGA从编程到下载实现预期功能的过程最少仅需要上述7个步骤中的4、5、6和7，即RTL分析、综合、实现和下载。其中的RTL分析、综合、实现的具体含义和区别又是什么？
2401_84185145·2024-09-05 23:38

vivado U_SET

U_SET在定义相对放置宏时使用，或者RTL设计中的RPM。有关使用这些属性和定义的更多信息RPM，请参阅《Vivado设计套件用户指南：使用约束》（UG903）[参考文献19]。
cckkppll·2024-08-28 22:24

Verilog | 有限状态机Case

状态机不仅是一种电路的描述工具，而且也是一种思想方法，在电路设计的系统级和RTL级有着广泛的应用。
赵同学的代码时间·2024-08-23 08:07

vivado RPM

RPM属性是分配给定义集的逻辑元素的只读属性通过RTL源文件中的H_SET、HU_SET或U_SET属性。
cckkppll·2024-08-23 02:59

CSS的:dir()伪类：根据文本方向定制样式的指南

文本方向是其中的一个重要因素，因为不同的语言可能有不同的阅读习惯，如从左到右（LTR）或从右到左（RTL）。CSS3引入了:dir()伪类选择器，它允许开发者根据元素的文本方向来应用特定的样式规则。
2401_85439108·2024-08-22 23:40

RLOC_ORIGIN

RPM是通过使用H_set、HU_set或U_set将设计元素分配给集合来定义的RTL设计中的优点。然后，为设计元素分配一个相对位置彼此使用RLOC属性。您可以定义任何
cckkppll·2024-08-22 08:43

除法器 c语言 模拟,用Vivado-HLS实现低latency除法器

GeorgeWang–XilinxDSPSpecialist1VivadoHLS简介XilinxVivadoHigh-LevelSynthesis(HLS)工具将C,C++,或者SystemC设计规范，算法转成RegisterTransferLevel(RTL
小小羊羊羊·2024-02-20 21:00

RK3568平台 有线以太网接口之MAC芯片与PHY芯片

一.平台网络网络通路平台有线以太网通路：有线以太网一般插入的是RJ45座要与PHY芯片（RTL8306M）连接在一起，但是中间需要一个网络变压器，网络变压器经过模数转换后到达网卡(RTL8111)转换为帧数据后到达
嵌入式_笔记·2024-02-20 06:12

基于Qt的RTL可视模拟器(VSRTL)配置

文章目录VSRTL介绍Qt5.15.2安装构建VSRTLVSRTL介绍寄存器传输逻辑的可视模拟器(VisualSimulationofRegisterTransferLogic,VSRTL)是一个可以描述、可视化和仿真数字电路的框架。VSRTL描述的电路可以作为独立的应用，也可以嵌入到基于Qt的C++应用中。基于RISC-V指令集的模拟器Ripes即使用VSRTL开发。VSRTL依赖于C++17工
吹角连营G·2024-02-20 03:20

vivado FIR Filters

Vivado合成直接从RTL中推导出乘加级联来组成FIR滤波器。
cckkppll·2024-02-19 19:05

基于FPGA的ECG信号滤波与心率计算verilog实现,包含testbench

算法理论概述4.1ECG信号的特点与噪声4.2FPGA在ECG信号处理中的应用4.3ECG信号滤波原理4.4心率计算原理4.5FPGA在ECG信号处理中的优势5.算法完整程序工程1.算法运行效果图预览其RTL
简简单单做算法·2024-02-19 19:07

vivado 使用块综合策略

您可以使用RTL或中的属性或XDC文件覆盖某些设置，例如-retimeming用于特定层次结构或信号的XDC文件。但是，一般来说，选项会影响整个设计。随着设计变得越来越复杂，应用此类
cckkppll·2024-02-14 14:07

Verilog和Verilog-A有什么区别

Verilog可用于编写数字逻辑、寄存器传输级（RTL）设计、门级电路和系统级设计。Verilog-A是Verilog的扩展，专门用于建模和仿真模拟电路。
幻象空间的十三楼·2024-02-13 06:44

一. 使用perl对Soc中的digital ip进行lint check

在前端设计来到中后期时，在RTLsignoff之前，需要对rtl进行lintcheck，一般使用的是synopsys家的SpyGlass。
Followex·2024-02-12 06:15

SpyGlass

SpyGlass，这是一个很强大的RTL验证级工具。它不仅仅能检查sdc的错误，还能做以下各种检查：LowPower,DFT，CDC（CrossDomainCheck）。
飞奔的大虎·2024-02-10 16:36

数字IC实践项目（9）— Tang Nano 20K: I2C OLED Driver

TangNano20K:I2COLEDDriver写在前面的话硬件模块RTL电路和相关资源报告SSD1306OLED驱动芯片SSD1306I2C协议接口OLED驱动模块RTL综合实现总结写在前面的话之前在逛淘宝的时候偶然发现了
IC_Brother·2024-02-09 22:35

vivado ROM_STYLE、RW_ADDR_COLLISION、SHREG_EXTRACT、SRL_STYLE、TRANSLATE_OFF/TRANSLATE_ON OFF/ON、USE_DSP

这可以在RTL和
cckkppll·2024-02-09 04:23

vivado MAX_FANOUT、PARALLEL_CASE (Verilog Only)、RAM_DECOMP、RAM_STYLE、RETIMING_BACKWARD、RETIMING_FORWA

你可以在RTL中或将其指定为项目的输入。该值是一个整数。此属性仅适用于寄存器和组合信号。为了实现扇出复制驱动组合信号的寄存器或驱动器。可以设置此属性仅在RTL中。
cckkppll·2024-02-09 04:22

Vivado中的自定义属性支持、在XDC文件中使用合成属性

Vivado中的自定义属性支持Vivado合成支持在RTL中使用自定义属性。自定义的行为合成属性未知。通常，自定义属性用于下游的其他工具来自合成过程。小心！
cckkppll·2024-02-09 04:52

【芯片设计- RTL 数字逻辑设计入门 16 -- verilog CRC-8 实现】

CRC校验CRC校验（CyclicRedundancyCheck）是一种用于检测数据传输或存储后是否出现错误的技术。其核心思想是通过发送方和接收方都遵循同一算法生成一个数据块的校验码，然后接收方将其与接收到的数据的校验码进行比较。如果两者一致，那么数据很可能是完整和未受损的；如果不同，那么数据在传输或存储过程中可能发生了错误。简单通俗的介绍：假设你有一本书，你想检查这本书是否完整，没有丢失任何页面
CodingCos·2024-02-08 23:02

【芯片设计- RTL 数字逻辑设计入门 15 -- 函数实现数据大小端转换】

文章目录函数实现数据大小端转换函数语法函数使用的规则VerilogandTestbench综合图VCS仿真波形函数实现数据大小端转换在数字芯片设计中，经常把实现特定功能的模块编写成函数，在需要的时候再在主模块中调用，以提高代码的复用性和提高设计的层次，分别后续的修改。请用函数实现一个4bit数据大小端转换的功能。实现对两个不同的输入分别转换并输出。程序的接口信号图如下：使用VerilogHDL实现
CodingCos·2024-02-08 23:01

【芯片设计- RTL 数字逻辑设计入门 12 -- verilog 有符号数加减法】

文章目录多功能数据处理器描述verilog无符号数与有符号数8'd100+8'd1558'd100+8'd1568'd100+8'd157verilog代码实现TestBench代码VCS仿真结果多功能数据处理器描述根据指示信号select的不同，对输入信号a,b实现不同的运算。输入信号a,b为8bit有符号数：当select信号为0，输出a；当select信号为1，输出b；当select信号为2
CodingCos·2024-02-08 23:31

【芯片设计- RTL 数字逻辑设计入门 14 -- 使用子模块实现三输入数的大小比较】

文章目录三输入数的大小比较问题分析verilogcodeTestBenchCode综合图仿真波形图三输入数的大小比较在数字芯片设计中，通常把完成特定功能且相对独立的代码编写成子模块，在需要的时候再在主模块中例化使用，以提高代码的可复用性和设计的层次性，方便后续的修改。请编写一个子模块，将输入两个8bit位宽的变量data_a,data_b，并输出data_a,data_b之中较小的数。并在主模块中
CodingCos·2024-02-08 16:05

【芯片设计- RTL 数字逻辑设计入门 番外篇 9 -- SOC 中PL端与PS端详细介绍】

文章目录ProgrammableLogicandProcessingSystemPL（ProgrammableLogic）特点PS和PL之间的协同设计和开发工具ProgrammableLogicandProcessingSystem在系统级芯片（SoC）的上下文中，“PL”通常指的是可编程逻辑（ProgrammableLogic）部分，特别是在使用了FPGA（现场可编程门阵列）技术的SoC中。例如
CodingCos·2024-02-08 16:34

【芯片设计- RTL 数字逻辑设计入门 13 -- generate_for 和 for】

文章目录generate_forverilogcodetestbenchcode仿真波形for循环verilogcode仿真波形错误小结generate_for在某个module中包含了很多相似的连续赋值语句，请使用generata…for语句编写代码，替代该语句，要求不能改变原module的功能。使用VerilogHDL实现以上功能并编写testbench验证。moduletemplate_mo
CodingCos·2024-02-08 16:34

【芯片设计- RTL 数字逻辑设计入门 11.1 -- 状态机实现 移位运算与乘法 1】

文章目录移位运算与乘法状态机简介SystemVerilog中的测试平台VCS波形仿真阻塞赋值和非阻塞赋值有限状态机（FSM）与无限状态机的区别本篇文章接着上篇文章【芯片设计-RTL数字逻辑设计入门11–
CodingCos·2024-02-08 16:02

深度测评：ONLYOFFICE 桌面编辑器 v8.0新功能

目录前言一、PDF表单处理：提升办公效率二、RTL（从右到左）支持：满足不同语言习惯三、Moodle集成：教育行业的新助力四、本地界面主题：个性化办公体验五、性能优化与稳定性提升六、性能与稳定性七、总结与展望前言随着技术的不断进步和用户需求的日益多样化
懒大王敲代码·2024-02-08 08:35

CPU仿真环境中的printf实现

文章目录Linux系统的打印实现嵌入式系统的打印实现RTL仿真环境的打印实现CPU的打印实现Memory中数据的打印方式在包含CPU的仿真环境中，如果要在C程序测试中通过打印做一些调试，通常需要重新实现
小破同学·2024-02-08 07:43
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他