博主介绍: 27dCnc
专题 : 计算机组成原理
☆*: .。. o(≧▽≦)o .。.:*☆
与门,或门,非门
运算优先级
逻辑表达式->电路数学化->离散化
复合逻辑
逻辑表达式—>电路图
异或:
一位全加器(FA)
和串连类似
串行加法器是一种数字电路,用于执行两个二进制数的加法运算。它通过按位相加并逐位传递进位的方式来实现加法运算。串行加法器逐个位地处理输入的二进制数,并在每个位上生成输出结果和下一位的进位信号,然后将进位信号传递到下一位的运算中。这种逐位处理的方式使得串行加法器适用于处理大型数字的加法运算。
与并连类似
并行加法器是一种电子电路,用于将两个或多个二进制数相加。它可以同时对每一位进行加法操作,并产生相应的进位。这样可以大大提高加法的速度。并行加法器通常用于计算机系统中进行大规模的数值计算。
与 -> 乘
或 -> 加
加法器原理
减法运算 -> 转化为加法
运算结果只保留低位4位,最高位弃,
通过多路选择器
实现加减法
非门 -> 按位取反
非门是数字电路中的一种逻辑门,也被称为反门或反向门。非门只有一个输入引脚和一个输出引脚,其输出引脚的电平与输入引脚的电平相反。
当输入引脚为高电平时,非门的输出引脚为低电平;当输入引脚为低电平时,非门的输出引脚为高电平。
非门的符号为一个小圆圈加在输入引脚上面,表示取反的意思。非门可用于电路中的信号反相、逻辑运算等场景
多路选择加1
减号通过多路选择器进行+1或者+0
通过Sub进行控制 加
减
, 可以实现有符号加减也可以实现无符号的加法与减法运算(无符号->无法表示负数)
原码加减运算
补码加减运算
A = 0000 1111
B = 0001 1000
补码 ->8位 (-128~127)
溢出判断
俩符号位判断(异或判断)
上溢 0 1
下溢 1 0
符号拓展
标志位
ZF