Module LUT6 is not defined

在综合后仿真中,有时会出现如下错误:

Module 'LUT6' is not defined

解决办法:

没有加载ISE的unisims_ver库

-L D:\Xilinx\13.3\ISE_DS\ISE\verilog\mti_se\6.5e\nt\unisims_ver

你可能感兴趣的:(Module,defined,LUT6)