Makefile中使用 for 控制结构编译多个目标文件

假如，有很多文件，每个文件都要变成一个单独的目标文件，如果使用makefile的话，最好能用一个 for 循环来做。

makefile是支持使用 for的。

先假定有下面几个文件：

a.h  b.h  test1.cpp  test2.cpp

$ cat a.h 
#ifndef A_H
#define A_H
class A
{
public:
void Do(void){}
};
#endif

 $ cat b.h 
#ifndef B_H
#define B_H
class B
{
public:
	void Do(){}
};
#endif

$ cat test1.cpp 

#include "a.h"

int main(void)
{
	A a;
	a.Do();
	return 0;
}

$ cat test2.cpp 
#include "b.h"

int main(void)
{
	B b;
	b.Do();
	return 0;
}

Makefile可写成如下的形式：

CXX = g++
CXXFLAGS = -g -I. -Wall
SRCS = test1.cpp test2.cpp
OBJECTS = $(SRCS:%.cpp=%.o)
TARGETS = $(SRCS:%.cpp=%)
all : $(TARGETS)
	@for target in $(TARGETS); \
	do                        \
	$(CXX) $(CXXFLAGS) -o $$target $$target.cpp; \
	done
clean:
	-rm -f $(TARGETS) $(OBJECTS)

$ make
g++ -g -I. -Wall    test1.cpp   -o test1
g++ -g -I. -Wall    test2.cpp   -o test2

其中

TARGETS = $(SRCS:%.cpp=%)

相当于

TARGETS = $(patsubst %.cpp,%,$(SRCS))

需要说明的几点：

1. 因为 for属于 shell 命令，所以这里的target变量需要再加上一个$ , 确保shell接收到的是 $target (makefile会先把 $$target 处理为 $target, 传给shell).

2. 因为，makefile的 target对应的 命令，每一行都是在一个单独的subshell里执行，所以，如果想要 shell 变量始终是可见的话，需要加一个反斜线，表示这些命令是在一个 subshell里执行。