SPI总线协议

一、技术性能
        SPI接口是Motorola 首先提出的全双工三线同步串行外围接口,采用主从模式(Master Slave)架构;支持多slave模式应用,一般仅支持单Master。时钟由Master控制,在时钟移位脉冲下,数据按位传输,高位在前,低位在后(MSB first);SPI接口有2根单向数据线,为全双工通信,目前应用中的数据速率可达几Mbps的水平。总线结构如下图所示。
SPI总线协议_第1张图片
二、接口定义
        SPI接口共有4根信号线,分别是:设备选择线、时钟线、串行输出数据线、串行输入数据线。
SPI总线协议_第2张图片
(1)MOSI:主器件数据输出,从器件数据输入
(2)MISO:主器件数据输入,从器件数据输出
(3)SCLK :时钟信号,由主器件产生
(4)/SS:从器件使能信号,由主器件控制
三、内部结构
SPI总线协议_第3张图片
四、 时钟极性和时钟相位
        在SPI操作中,最重要的两项设置就是时钟极性(CPOL, Clock Polarity)和时钟相位(CPHA, Clock Phase)。时钟极性设置时钟空闲时的电平,时钟相位设置读取数据和发送数据的时钟沿。
CPOL和CPHA,分别都可以是0或时1,对应的四种组合就是SPI的四种模式(其中使用的最为广泛的是SPI0和SPI3方式
SPI总线协议_第4张图片

下图中表现了这四种模式的时序,时序与CPOLCPHL的关系也可以从图中看出。
SPI总线协议_第5张图片

        下图是常用的SPI0的时序图:

SPI总线协议_第6张图片


SPI接口时钟配置心得:主机和从机的发送数据是同时完成的,两者的接收数据也是同时完成的。所以为了保证主从机正确通信,应使得它们的SPI具有相同的时钟极性和时钟相位。


五、传输时序
        SPI接口在内部硬件实际上是两个简单的移位寄存器,传输的数据为8位,在主器件产生的从器件使能信号和移位脉冲下,按位传输,高位在前,低位在后。如下图所示,在SCLK的下降沿上数据改变,上升沿一位数据被存入移位寄存器。
SPI总线协议_第7张图片
五、数据传输
       在一个SPI时钟周期内,会完成如下操作:
1) 主机通过MOSI线发送1位数据,从机通过该线读取这1位数据;
2) 从机通过MISO线发送1位数据,主机通过该线读取这1位数据。
这是通过移位寄存器来实现的。如下图所示,主机和从机各有一个移位寄存器,且二者连接成环。随着时钟脉冲,数据按照从高位到低位的方式依次移出主机寄存器和从机寄存器,并且依次移入从机寄存器和主机寄存器。当寄存器中的内容全部移出时,相当于完成了两个寄存器内容的交换。
SPI总线协议_第8张图片

六、优缺点

       SPI接口具有如下优点:

       1) 支持全双工操作;

       2) 操作简单;

       3) 数据传输速率较高。

      同时,它也具有如下缺点:

      1) 需要占用主机较多的口线(每个从机都需要一根片选线);

      2) 只支持单个主机。

      3) 没有指定的流控制,没有应答机制确认是否接收到数据。

本文转自:
http://blog.csdn.net/ce123_zhouwei/article/details/6897293
http://blog.csdn.net/dragon101788/article/details/7031489
http://blog.csdn.net/ce123_zhouwei/article/details/6923293

你可能感兴趣的:(SPI总线协议)