运放稳定性连载22：电容性负载的稳定性——具有双通道反馈的RISO(3)

为了检验FB#2的一阶分析情况，我们可采用如图10.21所示的Tina SPICE电路。再者，为了便于分析，我们将CL设置为10GF，因此对各种相关的频率而言，CL都等同于短路状态。但是，在开展AC分析前，仍允许 SPICE 查找到相应的 DC 工作点。Tina SPICE仿真的结果如图10.22所示。FB#2 1/β曲线正如当fza= 19.41Hz以及高频1/β =10.235dB 时，采用一阶分析推算出来的结果一样。另外，我们也绘制出OPA177 Aol曲线，以弄清楚在高频率时，FB#2将如何与其相交。

图 10.22 FB#2 1/β曲线：发射极跟随器

如果推算的FB#1和FB#2的叠加结果会产生所需的最终1/β曲线，那么我们将通过如图10.23所示的Tina SPICE电路，开展分析工作。我们还可通过Tina SPICE电路，绘制出Aol曲线、最终的1/β曲线以及环路增益曲线。

图 10.23 最终环路增益分析电路：发射极跟随器

从图10.24中，我们可以看出，分析结果验证了我们所推算的最终1/β曲线。在环路增益为零的fcl处，推算的接近速率为20dB/decade。


图 10.24 最终1/β曲线：发射极跟随器

最终电路的环路增益相位曲线（采用FB#1和FB#2）如图10.25所示。相移从未下降至58.77度以下（ 如为当频率为199.57kHz时的情况） ， 而且， 在fcl处（ 频率为199.57kHz），相位裕度为76.59 度。


图 10.25 最终环路增益分析：发射极跟随器

我们将采用图10.26中的Tina SPICE电路，对我们的稳定电路进行最后的检验——瞬态稳定性测试。


图 10.26 最终瞬态稳定性测试电路：发射极跟随器

图10.27中最终电路瞬态稳定性的测试结果符合我们其他所有的推算结果，从而研制出一款性能优良、运行稳定的电路。而且，我们可以信心十足的将这种电路投入量产，因为它不会发生故障或在实际运行中出现异常。


图 10.27 最终瞬态稳定性测试：发射极跟随器


图 10.28 最终Vout/Vin传输函数电路：发射极跟随器

通过图10.28中的Tina SPICE电路，可验证我们对Vout/Vin的推算是否正确。从图10.29中，我们可以看出，Vout/Vin的测试结果与我们推算的一阶分析结果一致，具体表现为：当频率为625.53Hz时，单极点开始下降。而且，当频率约为200kHz（此时，FB#2与OPA177 Aol曲线相交）时，出现第二个极点。


图 10.29 最终Vout/Vin传输函数：发射极跟随器

图10.30总结了一种易于使用的渐进式程序。这种程序轻松地将具有双通道反馈的RISO电容性负载稳定性技术应用于双极发射极跟随器输出运算放大器上。

1) 测量运算放大器的 Aol
2) 测量运算放大器的 Zo，并在图上绘制出其曲线
3) 确定 RO
4) 创建 Zo 的外部模型
5) 计算 FB#1 低频 1/b：对单位增益电压缓冲器而言，该值为 1
6) 将 FB#2 高频 1/b 设置为比 FB#1 低频 1/b 高 +10dB（为获得最佳的 Vout/Vin 瞬
态响应并实现环路增益带宽内相移量最少）
7) 从 FB#2 高频 1/b 中选择 Riso 以及 RO
8) 从 CL、Riso、 RO 中，计算 FB#1 1/b fzx
9) 设置 FB#2 1/b fza = 1/10 fzx
10) 选择具有实际值的 RF 和 CF，以产生 fza
11) 采用 Aol、1/b、环路增益、Vout/Vin 以及瞬态分析的最终值，运行仿真以验证
设计的可行性
12) 核实环路增益相移的下降不得超过 135 度（>45 度相位裕度）
13) 针对低噪声应用而言：检查 Vout/Vin 扁平响应，以避免增益骤增


图 10.30 具有双通道反馈的RISO补偿程序：发射极跟随器


图 10.31 双通道反馈和BIG NOT

当运算放大器采用双通道反馈回路时，有一种异常重要的情况需要避免，那就是“BIG NOT”。如图10.31所示，存在能够产生反馈回路的运算放大器电路（反馈回路导致了BIG NOT），这可从包括有效1/β斜坡（从+20db/decade骤变为–20dB/decade）的最终1/β曲线中看出。这种快速变化意味着在1/β曲线中存在复共扼极点，因此，也意味着在环路增益曲线中存在复共扼零点。当处于复合零点/复合极点的频率时，复合零点和极点产生了±90度的相移。同时，在复合零点/复合极点附近的相位斜坡在频率发生位置的窄频带，可在±90度至±180度之间变化。出现复合零点/复合极点将在闭环运算放大器响应中导致增益的骤增。这种现象会造成负面的影响，尤其是对于功率运算放大器电路而言，更是如此。


图 10.32 以图表的形式创建BIG NOT

让我们回到图10.17 OPA177 Aol曲线上的FB#1和FB#2标绘点，只要改变如图10.32所示的fza的位置，就可轻而易举的创建BIG NOT。在fcl处，按照以往接近速率的情况，显示这种电路的运行是稳定的——但是，果真如此么？在图10.33中，我们改变了同时用于分析FB#1和FB#2的Tina SPICE电路，以创建如图10.32所示的BIG NOT。将CF由82nF调整为220pF，以便于将fza移到所需的BIG NOT创建位置。


图 10.33 环路增益分析电路：BIG NOT


图 10.34 1/β曲线：BIG NOT

BIG NOT的1/β曲线与OPA177 Aol曲线一起在图10.34中标绘出来。在fcl处，出现了20dB/decade的接近速率。但是，请注意在BIG NOT 1/β曲线中，斜率有一个急剧的变化——从+20dB/decade变为–20dB/decade。然而，这种1/β曲线的急剧变化并非是一件好事，为此，我们应质疑这种电路的稳定性。

图10.35中BIG NOT电路的环路增益曲线表明相移几乎达到了180度（当频率为1.034kHz时，大于167度），这意味着当频率为1.034kHz 时，我们仅与180度的相移相距约13度。同时，请注意观察在这同一区域，环路增益是如何向下朝着零点环路增益急剧形成尖峰的。同样，在fcl处，有着充足的相位裕度。但是，我们还是会问，这种电路运行稳定么？


图 10.35 环路增益分析：BIG NOT

于是，假设我们在稳定性分析技巧方面毫无经验（事实上并非如此），接着构建这款BIG NOT电路。我们期望了解实际应用中的瞬态稳定性会是如何开展的。通过图10.36中的Tina SPICE电路，我们可以看到，如果我们将该BIG NOT电路投入量产，再将其投入实际的应用中，会产生什么结果呢？


图 10.36 瞬态稳性测试电路：BIG NOT

千万不要告诉您的上司，我们将该电路投入了量产，否则情况会更糟糕。客户收到您发送的、内置这种电路的设备后，发现有时向电路供电或当其他负载突然馈入该参考缓冲电路时，会出现奇怪和间歇性的问题。这是更新我们的历史参数的适当时候吗？尽管该电路不是振荡器，但是，如图10.37所示来自瞬态稳定性测试中过度的振铃和很长的建立时间意味着电路处于稳定的边缘上。根据BIG NOT出现的位置，振动器振铃的持续时间和振幅更容易变得比本例所述的情况还糟。从电路板和系统层面来考虑，我们将这种电路定义为“不稳定”，尤其是当我们的分析工作未涵盖实际应用中的寄生效应时，情况更是如此（这些寄生效应出现在PCB布局、组件容差、运算放大器参数容差以及组件和运算放大器参数的温度变化等方面）。令人感到欣慰的是，我们只将该电路投入“虚拟”的量产，而相应的将我们的具有双通道反馈的RISO应用到即将投入实际使用的电路。


图 10.37 瞬态稳定性测试：BIG NOT

CMOS RRO: 具有双通道反馈的RISO

我们选择用于分析具有双通道反馈的RISO 的CMOS RRO 为OPA734，具体情况请参阅图10.38。OPA734是一款低漂移、低输入失调电压的运算放大器，其能在+2.7V～+12V的电压范围内工作。这种极低的漂移（0.05uV/C）加上其超低的初始输入失调电压（1uV），使OPA734成为了单电源应用中理想的参考缓冲放大器。由于这并非是轨至轨CMOS输入放大器，因此，我们有必要观察输入电压范围的技术规范[（V–）–0.1V至（V+）–1.5V]。


图 10.38 CMOS RRO运算放大器的技术规范

典型的CMOS RRO等效电路图如图10.39所示。从图中可以看出，运算放大器的输出端连接至MOSFET的漏极。这种漏极输出运算放大器具备一个Zo（同时具有阻性和容性的特点），要求我们运用某些相对于双极发射极跟随器略有不同的分析技术，如具有双通道反馈的RISO电路示例。


图 10.39 典型的CMOS RRO运算放大器拓扑结构

从图10.40中我们可以看出，CMOS RRO参考缓冲电路的外观与双极发射极跟随器示例中所采用的电路外观一模一样。在本应用示例中，我们采用电压为5V的单电源，对2.5V的参考电路（该电路的电压值低于输入电压范围的技术规范[输入电压范围：5V–1.5V =3.5V]）进行缓冲。由于为了获得良好的稳定性，在高频时FB#1和FB#2将提供所需要的反馈，因此，在Vout处，可获取准确的参考电压。Riso将使两条反馈电路单独运行，互不干扰。


图 10.40 具有双通道反馈的RISO：CMOS RRO

由于在本应用示例中，我们采用的是单电源，因此，我们将运用一些新技巧来获取如图10.41所示的空载Aol曲线。首先，我们需要确保在开展DC工作点分析之后的OPA734输出信号处于工作的线性区域。通常来说，由于运算放大器的饱和输出信号并非处在工作的线性区域，因此，其未能提供恰当的AC性能。对于大多数运算放大器宏模型来说也是如此。在DC状态时，LT为短路而CT为开路。OPA734的非反相输入限制为Vs/2 (2.5V)。因此，输出将为Vs/2 (2.5V)。如图所示的RL接线方式，在运算放大器的输出端不存在DC负载。RL以及LT为低通滤波器函数提供了一条AC通道。这样，在反馈电路中，就可使 DC处于短路状态而AC处于开路状态。务必提请注意的是，在进行AC分前，SPICE必须开展DC闭环分析，以找到电路的工作点。另外，RL以及CT为高通滤波器函数提供了一条AC通道，这样，使得我们能将DC开路电路和AC短路电路一起并入输入端。而且，LT和CT按大数值等级选用，以确保其在各种相关的AC频率时，电路短路和开路情况下的正常运行。


图 10.41 Aol测试示意图：CMOS RRO

从Tina SPICE仿真测量得出的OPA734 Aol曲线如图10.42所示。测得的单位增益带宽为1.77MHz。


图 10.42 Aol测试结果：CMOS RRO


图 10.43 由Zo、CCO、 RCO、CL改变Aol效应的TINA电路