COM载板设计之四：SATA和PCI接口
2.8 SATA
支持多达4个SATA端口，至少支持2个SATA端口。允许SATA-150和SATA-300，但是SATA-300的限制会更严格。
支持内部和外部SATA（eSATA），eSATA接口必须具备防静电，容忍更多次插拔，eSATA连接器与SATA也不一样，eSATA不是“L”型连接器。所以SATA和eSATA电缆不兼容。
2.8.1 信号定义
表15 SATA信号定义
| 信号 |
脚 |
描述 |
I/O |
注释 |
| SATA0_RX+ SATA0_RX- |
A19 A20 |
SATA0接受差分对 |
I SATA |
|
| SATA0_TX+ SATA0_TX- |
A16 A17 |
SATA0发送差分对 |
O SATA |
|
| SATA1_RX+ SATA1_RX- |
B19 B20 |
SATA1接受差分对 |
I SATA |
|
| SATA1_TX+ SATA1_TX- |
B16 B17 |
SATA1发送差分对 |
O SATA |
|
| SATA2_RX+ SATA2_RX- |
A25 A26 |
SATA2接受差分对 |
I SATA |
|
| SATA2_TX+ SATA2_TX- |
A22 A23 |
SATA2发送差分对 |
O SATA |
|
| SATA3_RX+ SATA3_RX- |
B25 B26 |
SATA3接受差分对 |
I SATA |
|
| SATA3_TX+ SATA3_TX- |
B22 B23 |
SATA3发送差分对 |
O SATA |
|
| SATA_ACT# |
A28 |
SATA有效指示灯，OC输出，在SATA命令有效期间输出 |
O 3.3V CMOS OC |
驱动能力10mA |
表16 SATA连接器
| 脚 |
信号 |
描述 |
| 1 |
GND |
地 |
| 2 |
TX+ |
发送差分对+ |
| 3 |
TX- |
发送差分对- |
| 4 |
GND |
地 |
| 5 |
RX- |
接收差分对+ |
| 6 |
RX+ |
接收差分对- |
| 7 |
GND |
地 |
2.8.2 参考设计
图22 SATA连接图
模块提供了一个指示灯信号SATA_ACT#来指示SATA驱动有效。
SATA连接器是Molex67491-0019，一个1.27mm脚宽的高速垂直插拔连接器。
例子设计包含了SATA数据和地。电源是通过一个来自电源的独立的连接器。
耦合电容COM模块已经有了，所以不需要。
2.8.3 布线考虑
SATA信号的差分对是100欧姆，单端是55欧姆，理想情况下，差分对走在一个层上并与地平面临近。SATA对不应该跨越分裂的层平面，详细见PCB设计规则。
2.14 PCI总线
2.14.1 信号定义
类型2和类型3 COMExpress模块提供32Bit，33MHz的PCI总线，如下表：
| 信号 |
脚 |
描述 |
I/O |
注释 |
| PCI_AD0 …. PCI_AD31 |
C24,D22,C25,D23, C26,D24,C27,D25, C28,D27,C29,D28, C30,D29,C32,D30, D37,C39,D38,C40, D39,C42,D40,C43, D42,C45,D43,C46, D44,C47,D45,C48 |
PCI总线的复用地址/数据线 |
I/O 3.3V |
PCI_AD20：SLOT0的IDSEL PCI_AD21：SLOT1的IDSEL PCI_AD22：SLOT2的IDSEL PCI_AD23：SLOT3的IDSEL |
| PCI_C/BE0# …. PCI_C/BE3# |
D26,C33，C38，C44 |
字节使能 |
I/O 3.3V |
|
| PCI_DEVSEL# |
C36 |
设备选择 |
I/O 3.3V |
|
| PCI_Frame# |
D36 |
帧控制 |
I/O 3.3V |
|
| PCI_IRDY# |
C37 |
Initiator准备好 |
I/O 3.3V |
|
| PCI_TRDY# |
D35 |
Target准备好 |
I/O 3.3V |
|
| PCI_STOP# |
D34 |
Stop控制 |
I/O 3.3V |
|
| PCI_PAR |
D32 |
校验 |
I/O 3.3V |
|
| PCI_PERR# |
C34 |
奇偶校验错，外部PCI设备驱动PERR#为低，表示收到的数据存在 奇偶校验错 |
I/O 3.3V |
|
| PCI_REQ0# …. PCI_REQ3# |
C22,C19,C17,D20 |
总线请求 |
I 3.3V |
|
| PCI_GNT0# …. PCI_GNT3# |
C20,C18,C16,D19 |
总线允许 |
O 3.3V |
|
| PCI_RESET# |
C23 |
复位 |
O 3.3V_SBY |
|
| PCI_LOCK# |
C35 |
锁定控制 |
I/O 3.3V |
|
| PCI_SERR# |
D33 |
系统错误，SERR#可能是脉冲有效，由PCI设备发出，表示系统出现错误 |
I/O 3.3V |
|
| PCI_PME# |
C15 |
电源管理事件，PCI外设驱动PME#为低，以便将系统从S1-S5中唤醒 |
I 3.3V_SBY |
|
| PCI_CLKRUN# |
D48 |
双向脚，用来支持PCI移动系统的时钟运行协议 |
I/O 3.3V |
|
| PCI_IRQA# …. PCI_IRQD# |
C49,C50,D46,D47 |
中断请求线 |
I 3.3V |
|
| PCI_CLK |
D50 |
PCI33M时钟 |
O 3.3V |
|
| PCI_M66EN |
D49 |
模块输入信号，表示载板上的PCI设备是否有能力支持66MHz操作， 如果有任意一个设备不支持66MHz，它在载板上就需要拉到地 |
I 3.3V |
|
2.14.2 参考设计
2.14.2.1 资源定位
资源的定位指：IDSEL、中断、总线请求及总线允许线的分配。
IDSEL应该由PCI地址/数据线通过一个22欧姆的电阻分离来产生。这里我们使用AD20-AD23。如图34：
表28 PCI总线中断路由
| 设备信号 |
Slot/Device1 |
Slot/Device2 |
Slot/Device3 |
Slot/Device4 |
| IDSEL |
PCI_AD20 |
PCI_AD21 |
PCI_AD22 |
PCI_AD23 |
| INTA# |
PCI_IRQA# |
PCI_IRQB# |
PCI_IRQC# |
PCI_IRQD# |
| INTB#（如果需要） |
PCI_IRQB# |
PCI_IRQC# |
PCI_IRQD# |
PCI_IRQA# |
| INTC#（如果需要） |
PCI_IRQC# |
PCI_IRQD# |
PCI_IRQA# |
PCI_IRQB# |
| INTC#（如果需要） |
PCI_IRQD# |
PCI_IRQA# |
PCI_IRQB# |
PCI_IRQC# |
总线请求线不能共享，每个设备/SLOT必须有一对REQ/GNT线。
2.14.2.2 Device-Down例子
图35 PCI DOWN例子：双端口UART：
2.14.2.3 Device-Down设计考虑
2.14.2.4 时钟缓冲
COM EXPRESS仅提供一个PCI时钟信号：PCI_CLK。如果有多个设备/SLOT，那么应该用一个0延迟的时钟缓冲来产生这些时钟，如图36：
2.14.3 布线考虑
2.14.3.1 通用PCI信号
PCI总线是55欧姆的单端信号，一般以地平面为参考，点-点（菊花链）式布线。长度不要超过1.5英寸，长度匹配不要求。
2.14.3.2 PCI时钟路由
PCI时钟的布线应该特别注意，时钟线不应该超过2.5英寸。有关规定见PCB板设计规则。