一起学Verilog

C++ 11 Lambda表达式和min_element()与max_element()的使用_c++ lamda函数 min_element(

不论你是正从事IT行业的老鸟或是对IT行业感兴趣的新人，都欢迎加入我们的的圈子（技术交流、学习资源、职场吐槽、大厂内推、面试辅导），让我们一起学习成长！intmain(){vectormyvec{3,

·2025-07-12 19:09

FPGA小白到项目实战：Verilog+Vivado全流程通关指南（附光学类岗位技能映射）

FPGA小白到项目实战：Verilog+Vivado全流程通关指南（附光学类岗位技能映射）引言：为什么这个FPGA入门路线能帮你快速上岗？

阿牛的药铺·2025-07-12 18:06

RocketMQ 基础教程-应用篇-死信队列

作者简介：大家好，我是smart哥，前中兴通讯、美团架构师，现某互联网公司CTO联系qq：184480602，加我进群，大家一起学习，一起进步，一起对抗互联网寒冬学习必须往深处挖，挖的越深，基础越扎实！

码炫课堂-码哥·2025-07-12 17:26

FPGA 设计中的 “Create HDL Wrapper“ 和 “Generating Output Products“ 的区别

CreateHDLWrapper(创建HDL包装器)目的：为顶层设计模块（通常是BlockDesign/IPIntegrator设计）创建一个HDL包装文件功能：将图形化/框图设计的BlockDesign转换为可综合的HDL代码（Verilog

行者..................·2025-07-12 13:02

5G标准学习笔记14 - CSI--RS概述

5G标准学习笔记14-CSI–RS概述大家好~，这里是刘孬孬，今天带着大家一起学习一下5GNR中一个非常非常重要的参考信号------------------CSI-RS信号，CSI-RS不是持续发送，

刘孬孬沉迷学习·2025-07-12 09:04

颠覆人机交互！多模态 AI Agents 大模型如何用 5 大模式开启智能新时代？

注：此文章内容均节选自充电了么创始人，CEO兼CTO陈敬雷老师的新书《GPT多模态大模型与AIAgent智能体》（跟我一起学人工智能）【陈敬雷编著】【清华大学出版社】GPT多模态大模型与AIAgent智能体书籍本章配套视频课程

·2025-07-10 14:45

多模态大模型发展全景：从架构创新到应用突破

注：此文章内容均节选自充电了么创始人，CEO兼CTO陈敬雷老师的新书《GPT多模态大模型与AIAgent智能体》（跟我一起学人工智能）【陈敬雷编著】【清华大学出版社】《GPT多模态大模型与AIAgent

陈敬雷-充电了么-CEO兼CTO·2025-07-10 08:39

SystemVerilog LRM 学习笔记 -- clocking块

1clocking...endclocking块clocking块是SV新feature，主要是为了更好解决testbench和DUT之间的timing和同步建模的问题，可以使user基于clockcycle在更高的抽象层次上写testbench(如“##3”，表示三个clock)。clocking只能在module/interface/checker/program中声明，不能在function

·2025-07-10 06:21

system Verilog：clocking中定义信号为input和output的区别

在SystemVerilog中，clocking块用于定义时钟块，这通常用于描述时钟边缘和同步的输入/输出行为，特别是在测试平台和硬件接口描述中。

加载-ing·2025-07-10 06:19

基于FPGA的二维FFT实现

经过Verilog编程和Modelsim仿真测试

廉连曼·2025-07-10 05:47

基于FPGA的Verilog电子密码锁设计资源文件：为安全而生，智控锁码

基于FPGA的Verilog电子密码锁设计资源文件：为安全而生，智控锁码【下载地址】基于FPGA的Verilog电子密码锁设计资源文件基于FPGA和Verilog语言设计的电子密码锁项目，提供完整的硬件设计原理图

·2025-07-10 05:47

[SystemVerilog] Clocking

SystemVerilogClocking用法详解SystemVerilog的clocking块（ClockingBlock）是一种专门用于定义信号时序行为的构造，主要用于验证环境（如UVM）中，以精确控制信号的采样和驱动时序

S＆Z3463·2025-07-10 05:46

python namedtuple转为dict

今天，我们将一起学习如何将Python中的namedtuple转换为dict。这个过

链池·2025-07-08 23:29

【大厂面试题】千万级大表如何快速删除大量数据

内推可私信✉-卷卷群：可以和大家一起学习，一起进步-如果感觉博主的文章还不错的话，请三连支持一下博主哦背景最近在做一个项目，除了验证功能，还需要验证性能，所以前

CBeann·2025-07-08 05:27

【Verilog】parameter、localparam和 `define的区别

在Verilog中，parameter、localparam和`define都用于定义常量，但它们在作用域、可配置性和处理阶段上有着重要区别。理解这些差异对于编写高质量的Verilog代码至关重要。

kanhao100·2025-07-06 02:13

Java小白入门200例56之鸡兔同笼问题

：编程界明世隐简介：CSDN博客专家，从事软件开发多年，精通Java、JavaScript，博主也是从零开始一步步把学习成长、深知学习和积累的重要性，喜欢跟广大ADC一起打野升级，欢迎您关注，期待与您一起学习

编程界小明哥·2025-07-06 01:05

Verilog 语法知识1

VerilogHDL的基本语法11.变量：变量即在程序运行过程中其值可以改变的量,在VerilogHDL中变量的数据类型有很多种wire型wire型数据常用来表示用于以assign关键字指定的组合逻辑信号

·2025-07-05 15:27

basic verilog 语法--FPGA入门1

1,Assign语法Assignisonlyforwiretypevarity;1.1definemodulemain(inputclkIn,//50M,20nsinputspi_clk,inputspi_mosi,inputspi_cs,inputreset_FPGA,outputwireout_LD_PULS_trig_Out//LDtrigout)1.2assignout_LD_PULS_t

Kent Gu·2025-07-05 15:27

Verilog 语法介绍 4

#记录一些语法、概念、编译方法#目录iverilog编译参数：iverilog进行多文件编译：gtkwavewave.vcd.tclverilog如何debuglatch和Flip-flop同步信号、异步信号

·2025-07-05 15:56

Verilog HDL基础语法1-1

一、语法特点及规则①Verilog采用模块化结构，数据类型和变量、基本运算符等基本语法，语法类型和C语言很相似。

酱酱酱酱酱·2025-07-05 15:54

Verilog取绝对值代码设计

取绝对值的时候肯定都是针对有符号数来取的，然后存入无符号数中。对于有符号数在寄存器中的存储，是默认最高位为符号位，低位为数据位（正数源码，负数补码），对于正数，我们可以直接将数据赋给无符号寄存器（这个寄存器的位宽至少要大于或等于数据位）。而对于负数，我们需要对数据位取反加一，然后将数据赋给无符号寄存器。有的时候我们的这个无符号寄存器位数比较大的时候，若数据位负数，可以直接将有符号寄存器直接不考虑符

幸运学者·2025-07-05 05:12

【教程4＞第7章＞第26节】基于FPGA的RS(204,188)译码verilog实现10——RS译码模块整体实现与性能仿真评估

本课程学习成果预览目录1.软件版本2.RS译码模块整体实现介绍2.1伴随式计算（SyndromeCalculation）2.2擦除位置处理（ErasureHandling）2.3多项式乘法（PolynomialMultiplication）2.4欧几里得算法（EuclideanAlgorithm）2.5钱搜索（ChienSearch）3.RS译码模块整体FPGA实现4.RS译码仿真测试5.视频操作

fpga和matlab·2025-07-04 01:40

呼吸灯 verilog FPGA 基础练习8

呼吸灯verilogFPGA基础练习8发现问题，用技术解决问题。兴趣是自己的源动力!

cycf·2025-07-03 21:43

[ 渗透测试面试篇 ] 渗透测试面试题大集合(详解)（4-2）XSS注入相关面试题

博主介绍‍博主介绍：大家好，我是_PowerShell，很高兴认识大家~✨主攻领域：【渗透领域】【数据通信】【通讯安全】【web安全】【面试分析】点赞➕评论➕收藏==养成习惯（一键三连）欢迎关注一起学习一起讨论

寒蝉听雨[原ID_PowerShell]·2025-07-03 19:56

java中压缩文件的解析方式（解析文件）

下面一起学习交流！所用知识点：1.java的util包下的ZipInputStream:读取zip文件流第三方类库：commons-io-2.16.1.jarjunrar-7.5.5.jarslf4

Java失业转安卓·2025-07-02 15:57

[ vulhub漏洞复现篇 ] Drupal XSS漏洞 (CVE-2019-6341)

博主介绍‍博主介绍：大家好，我是_PowerShell，很高兴认识大家~✨主攻领域：【渗透领域】【数据通信】【通讯安全】【web安全】【面试分析】点赞➕评论➕收藏==养成习惯（一键三连）欢迎关注一起学习一起讨论

寒蝉听雨[原ID_PowerShell]·2025-07-02 12:36

Android-ThreadLocal并发安全与内存泄漏原理详解

大家如果还有什么难点，欢迎在评论区留言，小编将和大家一起学习。定义：ThreadLocal提供线程局部变量，通过为每个线程提供不同的局部变量副本，实现线程之间的数据隔

·2025-07-01 23:28

DS18B20温度传感器的Verilog初始化程序实战指南

本文还有配套的精品资源，点击获取简介：DS18B20是一款适用于宽温度范围的高精度数字温度传感器，采用Verilog语言实现其初始化程序，以便能够正确地在系统中运行。

北海有座岛·2025-07-01 21:19

在混乱中做技术决策：AI时代，工程领导者的认知升级指南

点击上方关注，添加“星标”，一起学习大厂前沿架构！关注、发送C1即可获取JetBrains全家桶激活工具和码！“AI替代不了责任感与判断力。”

·2025-06-30 01:18

verilog ascii码 0-99翻译成16进制数

VerilogASCII码转16进制数(0-99)moduleascii_to_hex(inputclk,inputrst_n,input[7:0]ascii_high,//十位数的ASCII码input

LEEE@FPGA·2025-06-29 23:22

Git工作流篇：宝子们的团队协作秘籍 [特殊字符]

前面我们一起学了Git的基础操作、分支管理和高级技巧，现在该聊聊团队协作的核心话题了——Git工作流！别小看这个话题，选对了工作流，团队效率蹭蹭往上涨；选错了，天天解冲突到怀疑人生。

真实的菜·2025-06-29 22:08

RabbitMQ学习笔记：rabbitmq-server -detached Warning: PID file not written； -detached was passed

作者简介：大家好，我是smart哥，前中兴通讯、美团架构师，现某互联网公司CTO联系qq：184480602，加我进群，大家一起学习，一起进步，一起对抗互联网寒冬学习必须往深处挖，挖的越深，基础越扎实！

码炫课堂-码哥·2025-06-29 12:25

Densenet模型花卉图像分类

600多个深度学习项目资料，快来加入社群一起学习吧。《------往期经典推荐------》项目名称1.【基于CNN-RNN的影像报告生成】2.【卫星图像道路检测DeepLabV3Plus模型】3.

深度学习乐园·2025-06-28 21:02

【数字IC前端笔试真题精刷（2022.7.28）】芯动——数字IC验证工程师（1号卷-验证）

笔试时间：2022-7-28；题目类型：不定项（10x1’=10’）【错选不得分，少选得1/3分】问答（9x10’=90’）文章目录不定项1、(单选)在verilog语言中，a=4'b1011，那么&a

ReRrain·2025-06-28 02:58

计算机毕业设计项目、管理系统、可视化大屏、大数据分析、协同过滤、推荐系统、SSM、SpringBoot、Spring、Mybatis、小程序项目编号1000-1499

让我们一起探索编程的乐趣，一起成长，一起学习，谢谢你们的支持与关注！【源码咨询】可接Java程序设计，Bug

lonzgzhouzhou·2025-06-27 20:47

FPGA(现场可编程门阵列)是什么？

以下是通俗易懂的解析：⚙️术语拆解Field-Programmable（现场可编程）：芯片出厂后，用户可通过硬件描述语言（如Verilog/VHD

Yashar Qian·2025-06-27 20:16

FPGA与Verilog实现的Cordic算法测试项目

本文还有配套的精品资源，点击获取简介：Cordic算法是一种在FPGA和Verilog硬件描述语言中实现高效的数值计算技术，它简化了硬件资源需求，特别适合资源有限的嵌入式系统。

weixin_42668301·2025-06-27 04:01

【教程4＞第7章＞第23节】基于FPGA的RS(204,188)译码verilog实现7——欧几里得迭代算法模块

目录1.软件版本2.RS译码器逆元欧几里得算法模块原理分析3.RS译码器逆元欧几里得算法模块的verilog实现3.1RS译码器逆元欧几里得算法模块verilog程序3.2程序解析欢迎订阅FPGA/MATLAB

fpga和matlab·2025-06-26 20:29

Vitis HLS 学习笔记--hls::stream（理解串流：基础）

它类似于C++标准库中的std::stream，但是专门设计用于硬件描述语言（如Verilog或VHDL）中的数据流。

hi94·2025-06-26 16:30

MeteoInfo记录篇-MeteoInfoLab

最近使用grads无法实现自己的功能（当然也可能是我没有找到方法），最后使用MeteoInfo解决了问题，下面是使用记录，留个笔记，方便大家一起学习！

肆意飞扬·2025-06-26 03:37

跟我一起学习MySQL技术内幕（第五版）：（第一章学习日记5）

1.4.9检索信息首先指定默认数据库usedatabase_name；select*fromtable_name;selectcolumn1,column2,.....fromtable_name;select*fromtable_namewherecondition;select2+2,'hello，world'，version()；第一组表示显示某个表的全部列第二组表示显示某个表的指定列第三组

妖小先生·2025-06-25 08:24

SPI代码详解FPGA-verilog部分（FPGA+STM32）（一）

声明：本篇文章面向在已对SPI的四种时序有所了解的人我们采用SPI3模式以及将FPGA作从机，STM32作主机的方式讲解，在STM32控制部分采用的是半双工模式，但其实半双工与全双工区别不大，稍加修改即可本文章属于SPI的升级版，将原本的片选线CS_N再多加一根，变成spi_cs_cmd和spi_cs_data，当spi_cs_cmd拉低的时候表示传送的是命令（命令只由单片机发送），当cs_dat

MinJohnson·2025-06-24 18:02

FPGA基础 -- Verilog 锁存器简介

由浅入深地讲解Verilog中的锁存器（Latch）**，包括：什么是锁存器（定义与作用）锁存器的分类（透明锁存器vs边沿触发器）Verilog中锁存器的建模方式锁存器与触发器的区别锁存器的时序特性与设计陷阱实际应用与避免锁存器的最佳实践综合工具识别锁存器的方式与调试技巧一

sz66cm·2025-06-24 11:20

FPGA基础 -- Verilog 竞争/竞态（Race Condition）

一、什么是“竞争/竞态（RaceCondition）”？概念说明典型后果信号竞争（GlitchRace）由两条或多条逻辑路径传播延迟不同导致。同一时刻从不同路径到达的电平先后顺序不可预知，产生毛刺或错误翻转。硬件级：产生额外脉冲，触发错误状态或计数。事件竞争/仿真竞态（SchedulingRace）仿真器在同一个时刻deltacycle内对同一变量存在多个驱动且调度顺序不确定（典型如=阻塞赋值）。

·2025-06-24 11:20

一起学习swin-transformer（一）

Transform学习链接从零开始设计Transformer模型（1/2）——剥离RNN，保留Attention-CSDN博客Transformer-PyTorch实战项目——文本分类_transformer文本分类pytorch-CSDN博客从零开始设计Transformer模型（2/2）——从Attention层到transformer网络_trasformer输入矩阵,吐出一个矩阵?-CSD

Vertira·2025-06-24 01:14

【和春笋一起学C++】（二十）关于引用作为函数参数的总结

C++使用引用参数的主要原因有两个：使被调用的函数能够修改调用函数中的数据对象；通过传递引用而不是整个数据对象，可以提高程序的运行速度；尤其是当数据对象较大时，如结构和类对象，第2个原因就显得尤为重要。关于函数参数的设置，什么时候使用引用，什么时候使用指针，什么时候使用按值传递，有一些指导原则。1.对于使用传递的值而不作修改的函数如果数据对象很小，如内置类型或小型结构，则使用按值传递；如果数据对象

三月微暖寻春笋·2025-06-23 23:04

【和春笋一起学C++】（二十一）C++函数新特性——默认参数

默认参数也是C++的新内容，C++中默认参数是指函数调用省略实参时自动使用的一个值，可以理解为默认实参值。默认参数使得能够使用不同数目的参数调用同一个函数。假设有一个函数，它将字符串和整型变量n作为参数，并返回该字符串的前n个字符，函数返回值设置为char指针，假设函数名为left，则函数调用left("beautiful",3)，返回指向"bea"的指针。如果函数参数中n有默认值，默认值为1，则

三月微暖寻春笋·2025-06-23 23:30

ajax关键知识点之Prototype库Enumerabl与集合操作技巧

写作本文的初衷是希望能和大家一起学习进步，深入探讨Prototype库中Enumerabl模块在集合操作中的强大功能，通过总结核心知识点并结合实际案例，帮助大家更高效地处理数组、哈希等集合数据，提升Ajax

奋斗的小羊羊·2025-06-23 22:23

[redis 源码走读] - redis 与 raft 算法

作者简介：大家好，我是smart哥，前中兴通讯、美团架构师，现某互联网公司CTO联系qq：184480602，加我进群，大家一起学习，一起进步，一起对抗互联网寒冬学习必须往深处挖，挖的越深，基础越扎实！

码炫课堂-码哥·2025-06-23 01:01

实现SystemVerilog动态进程的互斥访问

SystemVerilog标准提供了内置的semaphore类来实现互斥访问，看起来是个不错的解决方案。

iccnewer·2025-06-22 22:09

推荐频道

一起学Verilog

C++ 11 Lambda表达式和min_element()与max_element()的使用_c++ lamda函数 min_element(

FPGA小白到项目实战：Verilog+Vivado全流程通关指南（附光学类岗位技能映射）

RocketMQ 基础教程-应用篇-死信队列

FPGA 设计中的 “Create HDL Wrapper“ 和 “Generating Output Products“ 的区别

5G标准学习笔记14 - CSI--RS概述

颠覆人机交互！多模态 AI Agents 大模型如何用 5 大模式开启智能新时代？

多模态大模型发展全景：从架构创新到应用突破

SystemVerilog LRM 学习笔记 -- clocking块

system Verilog：clocking中定义信号为input和output的区别

基于FPGA的二维FFT实现

基于FPGA的Verilog电子密码锁设计资源文件：为安全而生，智控锁码

[SystemVerilog] Clocking

python namedtuple转为dict

【大厂面试题】千万级大表如何快速删除大量数据

【Verilog】parameter、localparam和 `define的区别

Java小白入门200例56之鸡兔同笼问题

Verilog 语法知识1

basic verilog 语法--FPGA入门1

Verilog 语法介绍 4

Verilog HDL基础语法1-1

Verilog取绝对值代码设计

【教程4＞第7章＞第26节】基于FPGA的RS(204,188)译码verilog实现10——RS译码模块整体实现与性能仿真评估

呼吸灯 verilog FPGA 基础练习8

[ 渗透测试面试篇 ] 渗透测试面试题大集合(详解)（4-2）XSS注入相关面试题

java中压缩文件的解析方式（解析文件）

[ vulhub漏洞复现篇 ] Drupal XSS漏洞 (CVE-2019-6341)

Android-ThreadLocal并发安全与内存泄漏原理详解

DS18B20温度传感器的Verilog初始化程序实战指南

在混乱中做技术决策：AI时代，工程领导者的认知升级指南

verilog ascii码 0-99翻译成16进制数

Git工作流篇：宝子们的团队协作秘籍 [特殊字符]

RabbitMQ学习笔记：rabbitmq-server -detached Warning: PID file not written； -detached was passed

Densenet模型花卉图像分类

【数字IC前端笔试真题精刷（2022.7.28）】芯动——数字IC验证工程师（1号卷-验证）

计算机毕业设计项目、管理系统、可视化大屏、大数据分析、协同过滤、推荐系统、SSM、SpringBoot、Spring、Mybatis、小程序项目编号1000-1499

FPGA(现场可编程门阵列)是什么？

FPGA与Verilog实现的Cordic算法测试项目

【教程4＞第7章＞第23节】基于FPGA的RS(204,188)译码verilog实现7——欧几里得迭代算法模块

Vitis HLS 学习笔记--hls::stream（理解串流：基础）

MeteoInfo记录篇-MeteoInfoLab

跟我一起学习MySQL技术内幕（第五版）：（第一章学习日记5）

SPI代码详解FPGA-verilog部分（FPGA+STM32）（一）

FPGA基础 -- Verilog 锁存器简介

FPGA基础 -- Verilog 竞争/竞态（Race Condition）

一起学习swin-transformer（一）

【和春笋一起学C++】（二十）关于引用作为函数参数的总结

【和春笋一起学C++】（二十一）C++函数新特性——默认参数

ajax关键知识点之Prototype库Enumerabl与集合操作技巧

[redis 源码走读] - redis 与 raft 算法

实现SystemVerilog动态进程的互斥访问