JTAG 标准IEEE STD 1149.1-2013学习笔记（一·）Test logic architecture、Instruction register以及Test data registers
我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和SOC设计。关注公众号【集成电路设计教程】，拉你进“IC设计交流群”。注：转载请注明出处一、Testlogicarchitecture首先此测试逻辑架构必须包含的组件有一个TAP控制器一个指令寄存器IR一组测试数据寄存器DR测试逻辑架构示意图如图1所示在这里插入图片描述图1片上测试逻辑概念图下面简单介绍下此示意图：（1）TAP控制器接收T