EP4CE10F17C8

基于EP4CE10F17C8的以太网数据回环（UDP）

目录一、理论知识（部分来自野火、正点原子资料）（一）TCP/IP五层模型（二）以太网（自底向上描述）1.物理层2.MAC子层3.网络层（IP、ICMP、ARP）4.传输层（TCP、UDP）二、编程思路与设计（一）思路（二）设计（自顶向下）1.顶层2.接收模块3.发送模块3.CRC校验模块（三）注意事项三、实现（一）top.v（二）udp_rx.v（三）udp_tx.v（四）config.v/crc

不认得学霸·2024-01-22 15:04

Quartus编译时显示不支持某类芯片的问题

Quartus编译时显示不支持某类芯片的问题1.问题描述2.安装步骤重点1.问题描述本人在quartus13.1安装过程中，发现破解后进行编译时出现所用芯片不能支持的问题（所用芯片为EP4CE10F17C8

LuDvei·2024-01-15 21:44

SDRAM调试经验（2）--写入的数据为什么会被覆盖掉?

开发板的FPGA型号：CycloneIVE系列，EP4CE10F17C8。SDRAM型号：MT48LC16M16A2，行地址2^9=512，列地址2^13=8192，bank数量4个。

孤独的单刀·2023-09-11 03:31

SDRAM调试经验（1）--Quartus Error (176310): Can‘t place multiple pins assigned to pin location Pin_F16

用某块芯片型号：CycloneIVE系列，EP4CE10F17C8的开发板调试SDRAM的时候，编译工程出现了如下BUG：大概意思是：无法将F16管脚设置为一个复用管脚。

孤独的单刀·2023-09-11 02:58

【二】SPI IP核的使用

【一】SPIIP核使用：传送门基于qsys通过spi外部总线协议对sd卡进行读写操作一、实验平台与实验的目的：正点原子开拓者、芯片型号：EP4CE10F17C8；还需要一张sd卡。

@晓凡·2023-08-09 01:17

FPGA实现串口回环

系统框图2.RTL视图三、源码1、串口发送模块2、接收模块3、串口回环模块4、顶层模块四、测试效果五、总结六、参考资料前言环境：1、Quartus18.02、vscode3、板子型号：原子哥开拓者2(EP4CE10F17C8

混子王江江·2023-07-25 12:44

FPGA FIFO——IP核

)3、ip_fifo(顶层文件)五、仿真1、仿真文件2、波形分析六、SignalTapII在线验证七、总结八、参考资料前言环境：1、Quartus18.02、vscode3、板子型号：原子哥开拓者2(EP4CE10F17C8

混子王江江·2023-07-25 08:07

FPGA单端口RAM——IP核

驱动文件2、ip_1port_ram顶层文件3、仿真文件4、仿真波形四、SignalTapII在线调试五、总结六、参考资料前言环境：1、Quartus18.12、vscode3、板子型号：原子哥开拓者2(EP4CE10F17C8

混子王江江·2023-07-18 12:33

SignalTap II 软件使用步骤

二、使用步骤三、总结四、参考资料前言环境：1、Quartus18.12、板子型号：原子哥开拓者2(EP4CE10F17C8)要求：能够使用SignalTapII进行片上调试。

混子王江江·2023-07-18 12:02

触摸按键控制LED灯亮灭

触摸按键电路原理模式一：模式二：三、系统设计1、模块框图2、RTL视图四、源码1、touch_led模块五、效果六、总结七、参考资料前言环境：1、Quartus18.12、vscode3、板子型号：原子哥开拓者2(EP4CE10F17C8

混子王江江·2023-07-16 04:50

【FPGA】QuartusII13.0全编译Error (119013): Current license file does not support the EP4CE10F17C8 device

QuartulsII全编译时，出现如下错误网上很多人说找到32位的exe可以编译成功，但是凭啥64位的就不行了？而且我32位的也不行这种情况就是没破解好，但LicenceSetup显示已经破解好了：检查发现自己的破解器是32位的，如果不注意的话当作64位破解器来破解64位exe，表面上也是破解成功的，编译时也不提示没有Licence，而是提示上面那个错误，但其实是在64位exe中用了32位的Lis

外来务工人员徐某·2023-06-21 10:58

基于FPGA：运动目标检测（原理图+源码+硬件选择，可用毕设）

基于FPGA：运动目标检测二、硬件选择开发板Altera：EP4CE10F17C8摄像头：OV5640缓存数据：SDRAM板子是自制的三、目标追踪帧差法原理根据帧差法的实现流程，

千歌叹尽执夏·2022-03-28 07:51

FPGA驱动AD芯片_实现与芯片通信

说明：FPGA芯片采用了altera的CyclonIVE系列的“EP4CE10F17C8”，软件环境-Quartus-Ⅱ，采用的AD芯片为—AD-TLC549。通过FPGA实现以下

Terry-M·2020-09-16 21:42

FPGA驱动VGA显示

说明：FPGA芯片采用了altera的CyclonIVE系列的“EP4CE10F17C8”，软件环境-Quartus-Ⅱ。

Terry-M·2020-09-16 20:18

Verilog代码和FPGA硬件的映射关系(五)

如图1所示，我们所使用的EP4CE10F17C8芯片刚好有两个。

相量子·2020-05-26 18:00

ov7670摄像头视频VGA显示(含SDRAM)

模块组成：这里本来用到的设备只有OV7670的摄像头模组，还有一块型号为EP4CE10F17C8的板子，但是这个板子的VGA显示被烧坏了，最后加了一块5CEBA4F23C7的板子，把这两块板子用杜邦线集连在一起完成整个视频系统的功能

jiyishizhe·2019-11-09 12:03

单片机与FPGA通信的跨时钟域问题多种解决方法总结

gukedream·2015-10-20 10:18

推荐频道