SDRAM调试经验(2)--写入的数据为什么会被覆盖掉?

        开发板的FPGA型号:Cyclone IV E系列,EP4CE10F17C8。

        SDRAM型号:MT48LC16M16A2,行地址2^9 = 512,列地址2^13 = 8192,bank数量4个。

        因为手上项目有620个数据要写入SDRAM,同时还要适配12405、24000等诸如5或10的倍数的个数的数据,所以将突发长度设置成了5,实现方法是全页突发加终止突发来实现。

        做功能仿真的时候发现第1次读取的数据与第1次写入的数据不匹配

        第1次读取的5个数据:

        第1次写入的5个数据:

        这读和写的结果不能说是一模一样吧,只能说是毫无关联!

        那么再看下modelsim窗口的打印结果会不会有什么不同:

        第1次写入的5个数据:

你可能感兴趣的:(FPGA接口与协议,bug,SDRAM,FIFO,FPGA,调试)