E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA科普
宽带中频10.4G采集卡
板载
FPGA
具备实时信号处理能力,可以进行大数据量的实时信号处理,这些特性使其成为超宽带信号采集、雷达、复杂电磁环境及无线频谱应用领域进行信号采集和分析的理想工具。
·
2025-06-21 14:44
PCIe宽带中频采集回放平台3GS/s 采集14bit 2通道 12.6GS/s回放 16bit 2通道
板载
FPGA
具备实时信号处理能力,可实现数字下变频DDC、数字滤波、快速傅立叶变换等信号处理算法。提供快速的PCIExpress3.0x8数据传输接口,以及灵活
FPGA_ADDA
·
2025-06-21 14:44
fpga开发
信号处理
信息与通信
嵌入式硬件
中频收发卡-采集回放
它具有14bit分辨率、3GS/sAD采样率和12.6GS/sDA更新率,基于XilinxKU060
FPGA
系列。
FPGA_ADDA
·
2025-06-21 13:42
fpga开发
FPGA加速卡
KU115
高速采集卡
FPGA
基础 -- Verilog语言要素之整型数、实数、字符串
✅一、整型数(Integer)Verilog中的整型值支持如下几种方式表达:1.常规整数格式(literal)10//默认十进制8'd10//8位的十进制108'b1010//8位的二进制8'o12//8位的八进制(12=10)8'hA//8位的十六进制(A=10)2.语法结构说明[位宽]'[进制][数值]位宽:指明宽度,如8'd10是8位进制:b:二进制(binary)o:八进制(octal)d
sz66cm
·
2025-06-21 11:27
FPGA基础
fpga开发
第三届全国先进技术成果转化大会成功举办 中科亿海微携品亮相
为深入贯彻落实党的二十届三中全会精神,积极响应国家“两重”“两新”“两业”“8+9新产业”经济发展战略,5月16日至18日,中科亿海微携国产
FPGA
、SiP系统级芯片、SoM模块和专用SoC芯片等核心产品
ehiway
·
2025-06-21 11:25
fpga开发
中科亿海微SoM模组——AI图像推理解决方案
本文介绍的中科亿海微基于
FPGA
+SoC架构的通用AI图像推理模组,主要
·
2025-06-21 11:55
中科亿海微SoM模组——波控处理软硬一体解决方案
图波控处理板实物图波控处理板硬件由波控处理
FPGA
模块、角度补偿数据存储模块、电平转换模块、电源模块等关键模块组成。
FPGA
模块单元,选用中科亿海
ehiway
·
2025-06-21 11:24
fpga开发
中科亿海微SoM模组——中频信号采集存储卡
数字中频信号采集存储是指利用ADC、
FPGA
实现对信号进行数字化采集、处理和存储传输的过程。该技术在通信、雷达、无线电等领域具有重要应用。
ehiway
·
2025-06-21 11:54
fpga开发
中科亿海微SoM模组——
FPGA
+ARM核心板
FPGA
+ARM核心板是基于中科亿海微的EQ6HL45型
FPGA
芯片开发的高性能核心板,具有处理器丰富、接口丰富、高速大带宽等特点,适合异构平台算法、控制等方面使用。
ehiway
·
2025-06-21 11:24
fpga开发
arm开发
超高速10G采集卡
特性:单通道和双通道操作单通道10GSPS或双通道5GSPS7GByte/s持续数据传输速率开放式
FPGA
支持实时DSP脉冲检测固件选项波形平均固件选项特征单通道和双通道工作模式双通道5GSPS,单通道
FPGA_ADDA
·
2025-06-21 07:30
fpga开发
高速采集卡
10G采集卡
FPGA
中所有tile介绍
FPGA
中包含的tile类型,以xinlinx7k为例,可以通过f4pga项目中的原语文件夹查看,主要包含以下这些:以下是您提到的Xilinx7系列
FPGA
中各种模块的含义及用途:1.BRAM(BlockRAM
aspiretop
·
2025-06-21 06:26
FPGA
fpga开发
XCVP1902-2MSEVSVA6865 Xilinx
FPGA
Versal Premium SoC/ASIC
XCVP1902-2MSEVSVA6865VersalPremiumSoC/ASIC单片
FPGA
,可提供大容量
FPGA
逻辑仿真和原型设计目标。
XINVRY-FPGA
·
2025-06-21 06:24
fpga开发
fpga
嵌入式硬件
云计算
ai
阿里云
安全
Xilinx XC7A12T‑1CPG238I Artix‑7
FPGA
XC7A12T‑1CPG238I以其独特的性能与封装组合,成为诸多工程师的首选方案。下面,我们从多个维度对这款芯片做深入剖析。一、产品定位与封装特点XC7A12T‑1CPG238I属于赛灵思(Xilinx)28 nmArtix‑7系列中的入门级型号,其核心目标市场包括:小型嵌入式控制器接口桥接与协议转换设备教育与开发板平台低速数据处理 / 采集系统其CPG238封装(Chip‑ScaleBGA,0
·
2025-06-21 06:23
FPGA
verliog语言学习日志
它广泛应用于数字电路的设计和验证,特别是在
FPGA
(现场可编程门阵列)和ASIC(应用特定集成电路)的开发中。
藏进云的褶皱
·
2025-06-21 02:34
FPGA
fpga开发
学习
FPGA
基础 -- Verilog语言要素之标识符
一、什么是标识符(Identifier)在Verilog中,标识符是用户定义的名字,用于标识模块、变量、端口、函数、任务、参数、宏定义等各种语言要素。就像C语言的变量名、函数名一样,Verilog中的标识符为HDL代码提供了可读性与结构组织的能力。二、Verilog标识符的定义规则(IEEEStd1364/1800)1.普通标识符(不带转义字符)必须以字母(az,AZ)或下划线_开头后续字符可以是
sz66cm
·
2025-06-21 02:02
fpga开发
用Zynq实现脉冲多普勒雷达信号处理:架构、算法与实现详解
本文将深入探讨如何利用XilinxZynqSoC(
FPGA
+ARM)平台高效实现PD雷达的信号处理链,涵盖理论基础、系统架构设计、关键算法实现及优化策略。一、脉冲多普勒雷达基础原
神经网络15044
·
2025-06-20 21:53
算法
仿真模型
python
信号处理
架构
算法
ZYNQ学习记录
FPGA
(五)高频信号中的亚稳态问题
一、亚稳态概述:1.1触发器在讲解亚稳态前,先介绍一下亚稳态的源头——触发器。1.1.1基本概念在数字电路里,触发器(Flip-Flop)是一种存储元件,常用于同步电路中存储二进制数据。它是由逻辑门(如与门、或门、非门)构成的时序电路,能够根据时钟信号的变化来存储和改变其输出状态。触发器分为D触发器(DataFlip-Flop)、T触发器(ToggleFlip-Flop)、JK触发器和SR触发器(
DQI-king
·
2025-06-20 17:29
ZYNQ学习记录
数据库
[AXI] AXI Data Width Converter
它通过内部打包、解包和缓冲机制,确保跨宽度传输的数据完整性和协议合规性,广泛应用于
FPGA
和SoC系统设
S&Z3463
·
2025-06-20 17:27
FPGA
AXI
IP
fpga开发
总结
FPGA
一些知识点
阻塞赋值与非阻塞赋值4.同步复位,异步复位,同步复位异步释放同步复位:异步复位:异步复位同步释放:5.FIFO6.建立时间与保持时间7.时钟抖动与时钟偏移8.锁存器与触发器9.Moore与Meeley状态机10.
FPGA
·
2025-06-20 16:55
《HarmonyOSNext教育应用性能飞跃:ArkTS长列表优化5大实战指南》
《HarmonyOSNext教育应用性能飞跃:ArkTS长列表优化5大实战指南》\##HarmonyOSNext##ArkTs##教育本文适用于教育
科普
行业进行学习,有错误之处请指出我会修改。
·
2025-06-20 11:39
《
FPGA
开发-1-verilog基本语法》
FPGA
一般由verilog和VHDL语言开发,但由于verilog与C语言语法相像,更容易让初学者快速掌握这门语言,于是在应用宽度方面是verilog更胜一筹,但VHDL最初是用于军方产品的开发语言,
livercy
·
2025-06-20 09:29
笔记
fpga开发
FPGA
基础 -- Verilog函数
Verilog函数(function)目标:让具备一般RTL经验的工程师,系统掌握Verilog函数的语法、约束、可综合写法以及在实际项目中的高效用法,为后续SystemVerilog及HLS设计奠定基础。1为什么要用函数?设计痛点函数带来的价值重复逻辑:CRC、Parity、优先编码等往往在多个模块出现将共用运算封装为函数,避免复制粘贴,减少Bug概率可读性差:长表达式嵌套写在连线或always
sz66cm
·
2025-06-20 09:58
FPGA基础
fpga开发
FPGA
基础 -- Verilog 概率分布函数
Verilog概率分布函数(PDF,ProbabilityDistributionFunction)。一、引言:Verilog语言中的概率建模场景虽然VerilogHDL本身是一种确定性的硬件描述语言,但在仿真验证环境中(尤其是testbench设计中),我们经常需要引入随机性:模拟信号的随机抖动随机输入测试样本(Fuzz测试、随机码流)建立蒙特卡洛模拟(MonteCarlo)功能覆盖率分析中生成
sz66cm
·
2025-06-20 09:58
FPGA基础
fpga开发
FPGA
基础 -- Verilog 禁止语句
关于Verilog中“禁止语句”的详细培训讲解**,结合可综合设计与仿真行为的角度,深入讲解Verilog中的“禁止类语句”(即综合时应避免或仅用于仿真的语句):一、Verilog中的“禁止语句”概念所谓“禁止语句”(或说非综合语句),是指不能被综合工具(如Vivado、Quartus、Synplify)综合到门级电路中,仅用于仿真或调试目的的语法结构。使用这些语句不会被转换为实际的逻辑门或触发器
·
2025-06-20 08:25
FPGA
基础 -- Verilog 结构建模之模块实例引用语句
Verilog结构建模中的“模块实例引用语句(ModuleInstantiation)”,包括语法规则、实例化方式、实例参数配置(parameter)、多实例管理、跨文件引用、顶层集成策略等方面,帮助你在实际
FPGA
sz66cm
·
2025-06-19 19:25
FPGA基础
fpga开发
FPGA
基础 -- Verilog 结构建模之未连接的端口
Verilog中结构建模时未连接的端口(UnconnectedPorts),包括:什么是未连接端口如何显式地忽略端口连接实际使用场景工具综合与仿真中的注意事项未连接端口的工程规范建议一、什么是“未连接的端口”?当你例化一个模块时,如果某个端口并不需要使用(例如该模块的调试接口、保留接口、未启用通道),你可以选择不连接这个端口。✅二、未连接端口的写法1.命名连接.port()空写法(推荐)my_mo
sz66cm
·
2025-06-19 19:25
FPGA基础
fpga开发
FPGA
基础 -- Verilog 结构建模之端口
Verilog结构建模中端口的由浅入深培训讲解,适合从初学者到工程实践者逐步理解使用Verilog的结构化设计思想中的“端口声明与连接”。一、什么是结构建模?Verilog的三种建模方式包括:行为建模(BehavioralModeling)数据流建模(DataflowModeling)结构建模(StructuralModeling)其中:✅结构建模:更接近电路原理图的写法,将电路划分为多个子模块,
sz66cm
·
2025-06-19 19:25
FPGA基础
fpga开发
FPGA
基础 -- Verilog行为建模之循环语句
行为级建模(BehavioralModeling)是VerilogHDL中最接近软件编程语言的一种描述方式,适用于功能建模和仿真建模的初期阶段。在行为级中,循环语句(loopstatements)是常见且重要的控制结构,用于重复执行一段操作。我们从浅到深系统讲解Verilog中的行为级建模循环语句,分为以下几个层次:一、基础循环语句类型总览Verilog提供了以下几种循环语句:语句类型说明repe
sz66cm
·
2025-06-19 19:55
FPGA基础
fpga开发
FPGA
基础 -- Verilog 数据流建模
一、数据流建模概念简介(初级)1.什么是数据流建模?数据流建模是一种使用并行赋值语句(assign)来表达布尔逻辑或组合逻辑行为的建模方式。它强调信号之间的逻辑数据依赖关系,而不明确指定信号何时更新(不使用时钟)。特点:面向组合逻辑,不依赖时钟;高度抽象,更关注表达式而非行为顺序;使用assign语句进行建模。2.基础语法assigny=a&b;assignz=(a|b)&c;上面两个assign
·
2025-06-19 19:25
FPGA
基础 -- Verilog 数据流建模之幅值比较器
一、什么是幅值比较器(MagnitudeComparator)?幅值比较器用于比较两个数的大小关系,输出三种可能的状态:A>BA==BABeq:A==Blt:A、B);assigneq=(A==B);assignlt=(AB);assigneq=(A==B);assignlt=(Athreshold);流水线排序比较器assignswap=(a>b);assignmax=swap?a:b;assi
sz66cm
·
2025-06-19 19:25
fpga开发
FPGA
基础 -- Verilog行为级建模之initial语句
Verilog中的initial语句块,这是行为级建模与testbench构建中非常关键的结构之一。一、什么是initial语句块?✅定义:initial是Verilog中用于在仿真开始时只执行一次的过程性语句块。它在时间0(仿真启动)执行,并按照代码顺序执行,适用于仿真环境中的激励产生、初始化赋值、时序控制等任务。二、基本语法与用法initialbegina=0;b=1;#10a=1;//10n
sz66cm
·
2025-06-19 19:25
FPGA基础
fpga开发
FPGA
基础 -- Verilog 行为级建模之过程性结构
Verilog中的“过程性结构(ProceduralConstructs)”**,这是行为级建模的核心内容之一。一、什么是过程性结构(ProceduralConstructs)过程性结构是Verilog中用来描述“按顺序执行”的语句块,通常出现在always或initial块中。与数据流建模(assign)的并行逻辑不同,过程性结构是一种顺序执行的行为描述方式,更贴近软件语言中的过程控制逻辑。二、
sz66cm
·
2025-06-19 19:49
FPGA基础
fpga开发
《从零掌握MIPI CSI-2: 协议精解与
FPGA
摄像头开发实战》-- 实战基于CSI2 Rx 构建高性能摄像头输入系统
CSI2Rx
FPGA
开发实战:构建高性能摄像头输入系统引言:
FPGA
在视觉处理中的独特优势
FPGA
凭借其并行处理能力和硬件级可定制性,已成为实时图像处理的理想平台。
GateWorld
·
2025-06-19 12:30
fpga开发
MIPI
CSI2
python 银行支付接口
video/4102.htmlhttps://edu.51cto.com/video/1158.htmlhttps://edu.51cto.com/video/3502.htmlPython银行支付接口
科普
在当今的数字时代
AIRSOSON空净卫士
·
2025-06-19 05:15
python
开发语言
《HarmonyOSNext超性能揭秘:节点减肥术+布局结界法,让ArkUI飞起来!》
\##HarmonyOSNext##ArkTs##教育本文适用于教育
科普
行业进行学习,有错误之处请指出我会修改。一、ArkUI的组件树魔法森林当我们用ArkUI搭建界面时,就像在种一棵魔法树!
·
2025-06-18 18:08
harmonyos-next
《HarmonyOS Next分布式实战:跨设备流转玩出花!迁移+协同=超级终端》
迁移+协同=超级终端》\##HarmonyOSNext##ArkTs##教育本文适用于教育
科普
行业进行学习,有错误之处请指出我会修改。设备越来越多?HarmonyOS让它们变成你的「超级队友」!
·
2025-06-18 14:35
harmonyos-next
用bilibili一个讲座视频,生成一本
科普
书籍
用bilibili一个讲座视频,生成一本
科普
书籍一、功能介绍1.1智能文本处理1.2知识提炼与结构化1.3专业知识普及1.4自动化书籍生成1,5大规模处理能力二、技术特点三、应用意义3.1教育领域3.2
Hi20240217
·
2025-06-18 14:57
学习
代码片段
LLM
自然语言处理
自动化
内容摘要
内容生成
FPGA
基础 -- Verilog语言要素之数组
Verilog是一种用于硬件建模的硬件描述语言(HDL),其数组机制不同于软件语言,须考虑硬件资源映射、综合约束、位宽优化等硬件特性。以下是对Verilog中数据类型的数组使用的全面讲解,分为一维数组、二维数组、memory数组、reg与wire中数组的差异、packed与unpacked数组(SystemVerilog)等方面,并指出综合注意事项与最佳实践。一、Verilog数组的分类1.一维数
sz66cm
·
2025-06-18 13:55
fpga开发
四通道高速数据采集卡(16bits、PCI Express3.0 x8、250MSps、4GB DDR4)
推荐给大家一款南科复华自主研发N-Linx高性能高速数据采集卡,
FPGA
芯片是基于XILINX公司的KintexUltrascale系列的XCKU060-2FFVA1156I。
·
2025-06-18 10:59
GaussDB运维问题解决:高并发下内存不足
小亦平台会持续给大家
科普
一些运维过程中常见的问题解决案例,运维朋友们可以在往期文章中查看更多案例。
·
2025-06-17 20:52
《HarmonyOSNext开发革命:一套代码征服全设备生态!》
从此一套代码通吃所有设备,用户还能享受无缝流转体验~\##HarmonyOSNext##ArkTs##教育本文适用于教育
科普
行业进行学习,有错误之处请指出我会修改。一、"一多"是什么?
·
2025-06-17 16:49
harmonyos-next
《HarmonyOSNext 应用/元服务上架全攻略:从签名到过审的保姆级指南,让你一次跑通不踩坑!》
\##HarmonyOSNext##ArkTs##教育本文适用于教育
科普
行业进行学习,有错误之处请指出我会修改。这份干货满满的HarmonyOS应用/元服务上架终极指南来啦!
·
2025-06-17 16:48
harmonyos-next
SHAP(夏普利加性解释,Shapley Additive Explanations)
这篇
科普
博文将带你走进SHAP的世界,了解它是什么、如何工作,以及为什么它如此
阳光明媚大男孩
·
2025-06-17 12:04
人工智能
机器学习
深度学习
FPGA
基础 -- Verilog语言要素之编译器指令
Verilog编译器指令说明与实用技巧分享一、编译器指令简介Verilog编译器指令是以反引号(`)开头的语句,不综合进逻辑电路,但在代码预处理阶段由仿真器或综合工具解析。常用于:宏定义与条件编译时间单位控制文件引用与平台适配调试控制与信号声明规范二、常用指令与语法示例1.\define`–定义宏常量或宏函数语法:`define宏名值`define宏函数(a,b)表达式示例:`defineDATA
sz66cm
·
2025-06-17 07:28
FPGA基础
fpga开发
《HarmonyOSNext性能暴增秘籍:Node-API多线程通信从阻塞到丝滑的4大方案实战》
《HarmonyOSNext性能暴增秘籍:Node-API多线程通信从阻塞到丝滑的4大方案实战》\##HarmonyOSNext##ArkTs##教育本文适用于教育
科普
行业进行学习,有错误之处请指出我会修改
·
2025-06-16 21:32
harmonyos-next
《HarmonyOSNext三方库神装手册:一网打尽炫酷动效开发》
《HarmonyOSNext三方库神装手册:一网打尽炫酷动效开发》HarmonyOSNext##ArkTs##教育本文适用于教育
科普
行业进行学习,有错误之处请指出我会修改。
·
2025-06-16 17:57
harmonyos-next
【国产NI】ARM+
FPGA
+AI风电振动监测系统监测:确保风力发电系统稳定运行!
随着全球能源转型的加速推进,风电行业作为清洁能源的主力军之一,正迎来高速发展期。然而复杂多变的自然环境,其核心部件(如齿轮箱、发电机、主轴、轴承等)易因机械磨损,因此故障监测显得尤为重要。振动信号监测:风电机组健康管理的"听诊器"风电机组由多个部件组成,部件的运行状态会受到诸如风速、负荷、温度等因素的影响部件寿命。传统故障检测方法依赖于定期的人工检查,这些方法无法做到实时监测和全面评估,存在滞后性
深圳信迈主板定制专家
·
2025-06-16 17:58
声音振动数采盒子
TI+FPGA
NI国产替代
arm开发
fpga开发
人工智能
这个方法在Arcmap10.8里打得开adf文件
adf
科普
:ArcMap如何打开.adf图层文件并将其文件转换为shp文件_adf文件怎么在arcmap里打开-CSDN博客
黄鹂绿柳
·
2025-06-16 13:27
线性代数
SOM-TL6678F是基于Xilinx Kintex-7
FPGA
处理器设计工业级核心板
核心板简介创龙SOM-TL6678F是一款基于TIKeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP以及XilinxKintex-7
FPGA
处理器设计的高端异构多核工业级核心板
Tronlong创龙
·
2025-06-16 12:53
嵌入式
fpga
arm
TMS320C6678 DSP + Xilinx Kintex-7
FPGA
核心板硬件参数资源说明分享
本文主要介绍硬件接口资源以及设计注意事项等内,其中测试的应用板卡为TMS320C6678DSP+XilinxKintex-7
FPGA
核心板,它是一款基于TIKeyStone架构C6000系列TMS320C6678
Tronlong创龙
·
2025-06-16 12:53
工业级核心板
TMS320C665x
fpga开发
嵌入式硬件
嵌入式
dsp开发
硬件工程
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他