E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA科普
调试HDMI音频能8通道播放声音
一、使用场景我们是通过rk主控的hdmi接口播放音视频给到ite68051芯片解析出8声道数据,分别通过4路i2s的数据脚给给到
fpga
去解析调试步骤:1.根据相关手册配置hdmi输出,hdmi声卡注册
hxHardway
·
2025-06-26 05:48
Android/Linux
功能实现文档
音视频
linux
ModelSim在
FPGA
设计中的功能仿真与时序仿真
在
FPGA
(现场可编程门阵列)设计的复杂流程中,仿真环节扮演着至关重要的角色。它不仅能够帮助设计师在物理实现之前发现并修正设计错误,还能通过模拟实际工作环境来评估设计的性能和稳定性。
chao189844
·
2025-06-26 01:52
fpga开发
想考华为HCIA-AI,应该怎么入门?
如果你正考虑考取这个认证,这份纯
科普
向的入门指南希望能够帮你理清学习路径和关键准备点!
博睿谷IT99_
·
2025-06-25 21:21
华为
人工智能
深度学习
数据挖掘
VIVADO导出仿真数据到MATLAB中进行分析
VIVADO导出仿真数据到MATLAB中进行分析目录前言一、导出仿真数据需要编写的RTL代码二、MATLAB读入txt文件中的数据三、需要注意的点总结前言在使用XilinxVivado进行
FPGA
开发时
FPGA与信号处理
·
2025-06-25 16:14
FPGA学习记录
VIVADO
SIMULATION
导出仿真数据
TXT
MATLAB
世界之最TV版1.7 | 有图有文,适合给孩子
科普
这款应用非常适合用来给孩子进行
科普
教育,内容丰富且直观。目前没有任何限制,无需会员,下载后即可直接使用。
星图软件库
·
2025-06-25 15:07
软件分享
软件工程
VxWorks在Zynq平台上的移植详细流程
Zynq平台以其独特的
FPGA
与ARMCortex-A处理单元结合的设计,广泛应用于工业控制、航空航天、通信设备等多个领域。本文档深入浅出,旨在帮助开发者理解和掌握如何在这一平台上成
缪超争Lighthearted
·
2025-06-25 14:35
TeleScan PE
目录物理层深度剖析通道结构信号完整性关键技术链路训练(LinkTraining)协议层核心技术TLP(事务层包)结构虚拟通道管理原子操作(PCIe5.0+)硬件实现关键
FPGA
实现方案信号完整性设计规范总结
fei_sun
·
2025-06-25 12:20
计算机网络
单片机
stm32
嵌入式硬件
「HarmonyOSNext性能调优秘籍:HiTraceMeter全场景追踪指南」
「HarmonyOSNext性能调优秘籍:HiTraceMeter全场景追踪指南」\##HarmonyOSNext##ArkTs##教育本文适用于教育
科普
行业进行学习,有错误之处请指出我会修改。
·
2025-06-25 12:49
HarmonyOSNext性能调优圣典可视化分析+命令行实战避坑指南
HarmonyOSNext性能调优圣典可视化分析+命令行实战避坑指南\##HarmonyOSNext##ArkTs##教育本文适用于教育
科普
行业进行学习,有错误之处请指出我会修改。
·
2025-06-25 12:49
HarmonyOS Next的HiLog日志系统完全指南:从入门到精通
HarmonyOSNext的HiLog日志系统完全指南:从入门到精通\##HarmonyOSNext##ArkTs##教育本文适用于教育
科普
行业进行学习,有错误之处请指出我会修改。大家好呀!
·
2025-06-24 21:02
harmonyos教程
SPI代码详解
FPGA
-verilog部分(
FPGA
+STM32)(一)
声明:本篇文章面向在已对SPI的四种时序有所了解的人我们采用SPI3模式以及将
FPGA
作从机,STM32作主机的方式讲解,在STM32控制部分采用的是半双工模式,但其实半双工与全双工区别不大,稍加修改即可本文章属于
MinJohnson
·
2025-06-24 18:02
STM32
FPGA/Verilog
stm32
fpga
spi
混沌保密音频传输系统设计与评估
详细阐述了系统架构、混沌电路实现、
FPGA
/微控制器平台部署方案,并制定了全面的评估指标体系(包括音频失真度、误码率、加密/解密时间、密钥空间、敏感性分析、统计特性等)。
神经网络15044
·
2025-06-24 14:07
算法
大数据
单片机
音视频
macos
策略模式
算法
开发语言
网络
揭秘DeepSeek:为何选择MoE负载均衡技术?
这里先给大家
科普
一下负载均衡的概念,它实
大模型老炮
·
2025-06-24 13:59
产品经理
人工智能
AI大模型
AIGC
大模型
大模型教程
大模型学习
FPGA
基础 -- Verilog 锁存器简介
由浅入深地讲解Verilog中的锁存器(Latch)**,包括:什么是锁存器(定义与作用)锁存器的分类(透明锁存器vs边沿触发器)Verilog中锁存器的建模方式锁存器与触发器的区别锁存器的时序特性与设计陷阱实际应用与避免锁存器的最佳实践综合工具识别锁存器的方式与调试技巧一、什么是锁存器(Latch)?锁存器是一种电平敏感的时序逻辑单元,用于在特定控制信号(如enable或clk为高电平)时锁存输
sz66cm
·
2025-06-24 11:20
FPGA基础
fpga开发
FPGA
基础 -- Verilog 竞争/竞态(Race Condition)
一、什么是“竞争/竞态(RaceCondition)”?概念说明典型后果信号竞争(GlitchRace)由两条或多条逻辑路径传播延迟不同导致。同一时刻从不同路径到达的电平先后顺序不可预知,产生毛刺或错误翻转。硬件级:产生额外脉冲,触发错误状态或计数。事件竞争/仿真竞态(SchedulingRace)仿真器在同一个时刻deltacycle内对同一变量存在多个驱动且调度顺序不确定(典型如=阻塞赋值)。
·
2025-06-24 11:20
linux介绍、命令(基本命令、常用命令、使用方法、基本格式)
操作系统(
科普
章节)目标了解操作系统及作用1.操作系统(OperationSystem,OS)一个例子说明操作系统操作系统作为接口的示意图没有安装操作系统的计算机,通常被称为裸机如果想在裸机上运行自己所编写的程序
weixin_30338743
·
2025-06-24 10:42
操作系统
运维
嵌入式
FPGA
芯片企业需要做哪些认证?
FPGA
芯片厂商,为了符合行业和客户的要求,保证产品的质量,需要在公司层面和产品层面完成一些标准的三方认证。
·
2025-06-24 01:15
XCVU47P-2FSVH2892E Xilinx Virtex UltraScale+
FPGA
AMD
XCVU47P-2FSVH2892E是一款为超高带宽、超大逻辑、低延迟应用而生的旗舰级
FPGA
。它不仅为AI与网络加速提供了理想平台,也在5G与未来通信基础设施中发挥着核心作用。
XINVRY-FPGA
·
2025-06-23 19:34
fpga开发
fpga
人工智能
嵌入式硬件
c++
c语言
阿里云
【
科普
】应届生身份通常在以下情况下会失去:
•签订劳动合同并缴纳社保后:一般来说,毕业生与用人单位签订劳动合同并开始缴纳社保,就意味着开始正式就业,通常会失去应届生身份。不过,福建、山东、贵州等部分地区有特殊政策,即使签订合同或缴纳社保,在一定条件下仍可认定为应届生。•超过择业期:国家规定的择业期一般为2年,有些地方延长至3年。超过择业期后,无论是否落实工作单位,应届生身份通常会失效。但高校毕业生毕业后入伍,退役后一年内,可视同当年的应届毕
DIY机器人工房
·
2025-06-22 22:11
学习
经验分享
Python 爬虫实战:批量下载与处理 GIF 动图(含格式转换技巧)
从幽默表情包到
科普
动图,从社交平台的趣味分享到商业广告的创意展示,GIF动图凭借其简洁而生动的形式,吸引了全球数以亿计用户的关注与使用。
Python核芯
·
2025-06-22 12:37
Python爬虫实战项目
python
爬虫
开发语言
FPGA
基础 -- Verilog 的值变转储文件(VCD:Value Change Dump)
Verilog的“值变转储文件(VCD:ValueChangeDump)”,这是一项在仿真调试中至关重要的技术,可以帮助你“看见”RTL中每个信号随时间的变化过程。一、什么是Verilog的值变转储文件(VCD)VCD文件是一种标准格式的文本文件,全称为ValueChangeDump,用于记录Verilog仿真过程中信号的取值变化。它的作用类似于逻辑分析仪的抓取波形,但作用于RTL层,用于:波形观
sz66cm
·
2025-06-22 01:27
FPGA基础
fpga开发
FPGA
基础 -- Verilog 的属性(Attributes)
Verilog的属性(Attributes)的系统化培训内容,适用于希望深入理解属性如何在综合、仿真和工具指示中使用的专业工程师。内容将涵盖:属性的定义、语法、使用场景、典型示例、工具兼容性与注意事项。一、什么是Verilog的属性(Attribute)Verilog的属性是附加在语句或对象上的元信息(Metadata),不会改变功能行为,但用于指导综合器、仿真器或其他EDA工具的行为,例如:优化
sz66cm
·
2025-06-22 00:24
FPGA基础
fpga开发
在 DE2-115 开发板上使用 Chisel 编写流水灯程序
在DE2-115开发板上使用Chisel编写流水灯程序步骤1:打开QuartusII软件步骤2:编写Verilog代码步骤3:配置项目步骤4:分配引脚步骤5:编译项目步骤6:下载比特流到
FPGA
步骤7:
奈一410
·
2025-06-22 00:52
fpga开发
FPGA
基础 -- Verilog 共享任务(task)和函数(function)
Verilog中共享任务(task)和函数(function)的详细专业培训,适合具有一定RTL编程经验的工程师深入掌握。一、任务(task)与函数(function)的基本区别特性taskfunction调用方式可以在过程块中调用可以在表达式中调用返回值无返回值,通过output/inout传递必须有返回值执行周期可以包含时间延迟#、事件@不能有任何延迟并发可与fork...join结合实现并发
sz66cm
·
2025-06-21 17:36
FPGA基础
fpga开发
宽带中频10.4G采集卡
板载
FPGA
具备实时信号处理能力,可以进行大数据量的实时信号处理,这些特性使其成为超宽带信号采集、雷达、复杂电磁环境及无线频谱应用领域进行信号采集和分析的理想工具。
·
2025-06-21 14:44
PCIe宽带中频采集回放平台3GS/s 采集14bit 2通道 12.6GS/s回放 16bit 2通道
板载
FPGA
具备实时信号处理能力,可实现数字下变频DDC、数字滤波、快速傅立叶变换等信号处理算法。提供快速的PCIExpress3.0x8数据传输接口,以及灵活
FPGA_ADDA
·
2025-06-21 14:44
fpga开发
信号处理
信息与通信
嵌入式硬件
中频收发卡-采集回放
它具有14bit分辨率、3GS/sAD采样率和12.6GS/sDA更新率,基于XilinxKU060
FPGA
系列。
FPGA_ADDA
·
2025-06-21 13:42
fpga开发
FPGA加速卡
KU115
高速采集卡
FPGA
基础 -- Verilog语言要素之整型数、实数、字符串
✅一、整型数(Integer)Verilog中的整型值支持如下几种方式表达:1.常规整数格式(literal)10//默认十进制8'd10//8位的十进制108'b1010//8位的二进制8'o12//8位的八进制(12=10)8'hA//8位的十六进制(A=10)2.语法结构说明[位宽]'[进制][数值]位宽:指明宽度,如8'd10是8位进制:b:二进制(binary)o:八进制(octal)d
sz66cm
·
2025-06-21 11:27
FPGA基础
fpga开发
第三届全国先进技术成果转化大会成功举办 中科亿海微携品亮相
为深入贯彻落实党的二十届三中全会精神,积极响应国家“两重”“两新”“两业”“8+9新产业”经济发展战略,5月16日至18日,中科亿海微携国产
FPGA
、SiP系统级芯片、SoM模块和专用SoC芯片等核心产品
ehiway
·
2025-06-21 11:25
fpga开发
中科亿海微SoM模组——AI图像推理解决方案
本文介绍的中科亿海微基于
FPGA
+SoC架构的通用AI图像推理模组,主要
·
2025-06-21 11:55
中科亿海微SoM模组——波控处理软硬一体解决方案
图波控处理板实物图波控处理板硬件由波控处理
FPGA
模块、角度补偿数据存储模块、电平转换模块、电源模块等关键模块组成。
FPGA
模块单元,选用中科亿海
ehiway
·
2025-06-21 11:24
fpga开发
中科亿海微SoM模组——中频信号采集存储卡
数字中频信号采集存储是指利用ADC、
FPGA
实现对信号进行数字化采集、处理和存储传输的过程。该技术在通信、雷达、无线电等领域具有重要应用。
ehiway
·
2025-06-21 11:54
fpga开发
中科亿海微SoM模组——
FPGA
+ARM核心板
FPGA
+ARM核心板是基于中科亿海微的EQ6HL45型
FPGA
芯片开发的高性能核心板,具有处理器丰富、接口丰富、高速大带宽等特点,适合异构平台算法、控制等方面使用。
ehiway
·
2025-06-21 11:24
fpga开发
arm开发
超高速10G采集卡
特性:单通道和双通道操作单通道10GSPS或双通道5GSPS7GByte/s持续数据传输速率开放式
FPGA
支持实时DSP脉冲检测固件选项波形平均固件选项特征单通道和双通道工作模式双通道5GSPS,单通道
FPGA_ADDA
·
2025-06-21 07:30
fpga开发
高速采集卡
10G采集卡
FPGA
中所有tile介绍
FPGA
中包含的tile类型,以xinlinx7k为例,可以通过f4pga项目中的原语文件夹查看,主要包含以下这些:以下是您提到的Xilinx7系列
FPGA
中各种模块的含义及用途:1.BRAM(BlockRAM
aspiretop
·
2025-06-21 06:26
FPGA
fpga开发
XCVP1902-2MSEVSVA6865 Xilinx
FPGA
Versal Premium SoC/ASIC
XCVP1902-2MSEVSVA6865VersalPremiumSoC/ASIC单片
FPGA
,可提供大容量
FPGA
逻辑仿真和原型设计目标。
XINVRY-FPGA
·
2025-06-21 06:24
fpga开发
fpga
嵌入式硬件
云计算
ai
阿里云
安全
Xilinx XC7A12T‑1CPG238I Artix‑7
FPGA
XC7A12T‑1CPG238I以其独特的性能与封装组合,成为诸多工程师的首选方案。下面,我们从多个维度对这款芯片做深入剖析。一、产品定位与封装特点XC7A12T‑1CPG238I属于赛灵思(Xilinx)28 nmArtix‑7系列中的入门级型号,其核心目标市场包括:小型嵌入式控制器接口桥接与协议转换设备教育与开发板平台低速数据处理 / 采集系统其CPG238封装(Chip‑ScaleBGA,0
·
2025-06-21 06:23
FPGA
verliog语言学习日志
它广泛应用于数字电路的设计和验证,特别是在
FPGA
(现场可编程门阵列)和ASIC(应用特定集成电路)的开发中。
藏进云的褶皱
·
2025-06-21 02:34
FPGA
fpga开发
学习
FPGA
基础 -- Verilog语言要素之标识符
一、什么是标识符(Identifier)在Verilog中,标识符是用户定义的名字,用于标识模块、变量、端口、函数、任务、参数、宏定义等各种语言要素。就像C语言的变量名、函数名一样,Verilog中的标识符为HDL代码提供了可读性与结构组织的能力。二、Verilog标识符的定义规则(IEEEStd1364/1800)1.普通标识符(不带转义字符)必须以字母(az,AZ)或下划线_开头后续字符可以是
sz66cm
·
2025-06-21 02:02
fpga开发
用Zynq实现脉冲多普勒雷达信号处理:架构、算法与实现详解
本文将深入探讨如何利用XilinxZynqSoC(
FPGA
+ARM)平台高效实现PD雷达的信号处理链,涵盖理论基础、系统架构设计、关键算法实现及优化策略。一、脉冲多普勒雷达基础原
神经网络15044
·
2025-06-20 21:53
算法
仿真模型
python
信号处理
架构
算法
ZYNQ学习记录
FPGA
(五)高频信号中的亚稳态问题
一、亚稳态概述:1.1触发器在讲解亚稳态前,先介绍一下亚稳态的源头——触发器。1.1.1基本概念在数字电路里,触发器(Flip-Flop)是一种存储元件,常用于同步电路中存储二进制数据。它是由逻辑门(如与门、或门、非门)构成的时序电路,能够根据时钟信号的变化来存储和改变其输出状态。触发器分为D触发器(DataFlip-Flop)、T触发器(ToggleFlip-Flop)、JK触发器和SR触发器(
DQI-king
·
2025-06-20 17:29
ZYNQ学习记录
数据库
[AXI] AXI Data Width Converter
它通过内部打包、解包和缓冲机制,确保跨宽度传输的数据完整性和协议合规性,广泛应用于
FPGA
和SoC系统设
S&Z3463
·
2025-06-20 17:27
FPGA
AXI
IP
fpga开发
总结
FPGA
一些知识点
阻塞赋值与非阻塞赋值4.同步复位,异步复位,同步复位异步释放同步复位:异步复位:异步复位同步释放:5.FIFO6.建立时间与保持时间7.时钟抖动与时钟偏移8.锁存器与触发器9.Moore与Meeley状态机10.
FPGA
·
2025-06-20 16:55
《HarmonyOSNext教育应用性能飞跃:ArkTS长列表优化5大实战指南》
《HarmonyOSNext教育应用性能飞跃:ArkTS长列表优化5大实战指南》\##HarmonyOSNext##ArkTs##教育本文适用于教育
科普
行业进行学习,有错误之处请指出我会修改。
·
2025-06-20 11:39
《
FPGA
开发-1-verilog基本语法》
FPGA
一般由verilog和VHDL语言开发,但由于verilog与C语言语法相像,更容易让初学者快速掌握这门语言,于是在应用宽度方面是verilog更胜一筹,但VHDL最初是用于军方产品的开发语言,
livercy
·
2025-06-20 09:29
笔记
fpga开发
FPGA
基础 -- Verilog函数
Verilog函数(function)目标:让具备一般RTL经验的工程师,系统掌握Verilog函数的语法、约束、可综合写法以及在实际项目中的高效用法,为后续SystemVerilog及HLS设计奠定基础。1为什么要用函数?设计痛点函数带来的价值重复逻辑:CRC、Parity、优先编码等往往在多个模块出现将共用运算封装为函数,避免复制粘贴,减少Bug概率可读性差:长表达式嵌套写在连线或always
sz66cm
·
2025-06-20 09:58
FPGA基础
fpga开发
FPGA
基础 -- Verilog 概率分布函数
Verilog概率分布函数(PDF,ProbabilityDistributionFunction)。一、引言:Verilog语言中的概率建模场景虽然VerilogHDL本身是一种确定性的硬件描述语言,但在仿真验证环境中(尤其是testbench设计中),我们经常需要引入随机性:模拟信号的随机抖动随机输入测试样本(Fuzz测试、随机码流)建立蒙特卡洛模拟(MonteCarlo)功能覆盖率分析中生成
sz66cm
·
2025-06-20 09:58
FPGA基础
fpga开发
FPGA
基础 -- Verilog 禁止语句
关于Verilog中“禁止语句”的详细培训讲解**,结合可综合设计与仿真行为的角度,深入讲解Verilog中的“禁止类语句”(即综合时应避免或仅用于仿真的语句):一、Verilog中的“禁止语句”概念所谓“禁止语句”(或说非综合语句),是指不能被综合工具(如Vivado、Quartus、Synplify)综合到门级电路中,仅用于仿真或调试目的的语法结构。使用这些语句不会被转换为实际的逻辑门或触发器
·
2025-06-20 08:25
FPGA
基础 -- Verilog 结构建模之模块实例引用语句
Verilog结构建模中的“模块实例引用语句(ModuleInstantiation)”,包括语法规则、实例化方式、实例参数配置(parameter)、多实例管理、跨文件引用、顶层集成策略等方面,帮助你在实际
FPGA
sz66cm
·
2025-06-19 19:25
FPGA基础
fpga开发
FPGA
基础 -- Verilog 结构建模之未连接的端口
Verilog中结构建模时未连接的端口(UnconnectedPorts),包括:什么是未连接端口如何显式地忽略端口连接实际使用场景工具综合与仿真中的注意事项未连接端口的工程规范建议一、什么是“未连接的端口”?当你例化一个模块时,如果某个端口并不需要使用(例如该模块的调试接口、保留接口、未启用通道),你可以选择不连接这个端口。✅二、未连接端口的写法1.命名连接.port()空写法(推荐)my_mo
sz66cm
·
2025-06-19 19:25
FPGA基础
fpga开发
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他