FPGA选型

“MBTI性格分类解析，十种类型特征一网打尽！”

它是一种迫选型、自我报告式的性格评估工具，用以衡量和描述人们在获取信息、作出决策、对待生活等方面的心理活动规律和性格类型。内倾型ISTJ：安静、严肃，通过全面性和可靠性获得成功。实际，有责任感。
wzg808·2024-08-21 21:04

基于FPGA的UDP协议栈设计第二章_IP层设计

文章目录前言：IP层报文解析一、IP_TX模块一、IP_RX模块总结前言：IP层报文解析参考：https://blog.csdn.net/Mary19920410/article/details/59035804版本：IP协议的版本，4bit，IPV4-0100，IPV6-0110首部长度：IP报头的长度。固定部分的长度（20字节，5个32bit，一般就填5）和可变部分的长度之和。4bit。最大为
顺子学不会FPGA·2024-03-26 19:38

【vivado】fpga时钟信号引入

FPGA的时钟信号一般由板上晶振经由时钟引脚引入，有时由于工程需要也会从pin脚引入其他外部时钟，这时为了该时钟能够正常工作，满足xilinxfpga的外部时钟引入规则。
刘小适·2024-03-16 12:18

基于ElasticSearch存储海量AIS数据-架构设计篇

文章目录引言I背景II数据集群架构选型2.1关键点2.2架构设计2.3数据迁移工具:Canal关键词：时空索引；船舶自动识别系统；轨迹压缩；数据集群引言船舶自动识别系统(AIS)数据具有海量性、时空性和小记录频繁更新等特性
iOS逆向·2024-03-15 23:58

FPGA常用通信协议 —UART（二）---UART接收

一、信号说明因为是接收端，所以输入的是RX，发送端一次发8位串行数据，在本模块中，要接收这8位数据并转换为并行数据，因为最终要实现数据的回环，这8位并行数据会在下一个模块中被转换为串行数据再发出去，需要一个数据有效信号，当它拉高时表示八位数据接收完成，可以进行并串转换并发送了。时钟采用50Mhz，下面是信号列表reg1,reg2,reg3rx打拍后的信号work_en拉高表示正在接收信号bote_
毛豆仙人·2024-03-15 00:54

【分布式websocket】聊天系统消息加密如何做

然后结合现有技术架构然后去选型。决定采用客户端解密。简而言之就是采用对称服务端加密。然后将加密内容存储到消息表的content字段。然后客户拉取content字段然后解密。拉取到消息解密后进行展示。
呆呆呆呆梦·2024-03-14 10:34

网上麻将房怎样开发

2.技术选型选择合适的技术栈对于开发网上麻将房至关重要。这包括前端
红匣子实力推荐·2024-03-12 21:24

FPGA-AXI4总线介绍

下一节：AXI接口时序解读AXI总线概述Xilinx软件官方axi协议有以下三种：AXI4:是面向高性能传输且带有存储地址映射的，最大允许256次数据突发传输。AXI4-Lite：轻量级的地址映射传输。AXI4-Stream：无地址映射，允许无限制数据突发传输。AXI4总线关键信号解释1.写地址通道信号（代表写地址控制信号等）AWID:写地址IDAWADDR:写地址，一次突发传输的起始地址AWLE
北纬二六·2024-03-11 22:10

FPGA_AXI4总线

转至https://blog.csdn.net/yake827/article/details/41485005(一)AXI总线是什么？AXI是ARM1996年提出的微控制器总线家族AMBA中的一部分。AXI的第一个版本出现在AMBA3.0，发布于2003年。当前的最新的版本发布于2010年。AXI4：主要面向高性能地址映射通信的需求；AXI4-Lite：是一个简单地吞吐量地址映射性通信总线；AX
neufeifatonju·2024-03-11 22:09

选型搜索引擎之参考Elasticsearch

简介Elasticsearch（简称ES）是一个基于ApacheLucene的开源、分布式、RESTful接口的全文搜索引擎。其设计用于云计算环境，能够达到实时搜索、稳定、可靠、快速、安装使用方便的效果。Elasticsearch是用Java开发的，并作为Apache许可条款下的开放源码发布，是当前流行的企业级搜索引擎。Elasticsearch的特点包括：分布式存储和搜索：Elasticsear
剑飞的编程思维·2024-03-09 18:17

如何成为fpga工程师

FPGA的应用领域非常的广，尤其再人工智能，大数据，云计算等等方向非常吃香。
宸极FPGA_IC·2024-03-09 04:29

大数据开源框架技术汇总

这只是作为一个梳理，对以后选型或者扩展的做个参考。
浪尖聊大数据-浪尖·2024-03-08 20:48

【EDA概述】

文章目录前言一、EAD技术的发展二、FPGA和CPLD有什么区别三、FPGA应用？
Winner1300·2024-03-06 18:42

分布式ID选型对比（1）

常见的几种ID生成方式对比:种类全局唯一高性能高可用趋势递增中心服务缺点UUID是高(本地生成,(无网络开销)低(无序,不适用)否否无序、字符串数据库自增单表唯一中中(宕机就会使业务服务中断)是否安全性差,能猜出来规律对于分库分表场景无法唯一数据库自增-集群是中中(宕机就会使业务服务中断)是否通过设置初始值及步长进行自增不好扩展,增加节点可能导致不唯一数据库号段模式是低(需要频繁更新表maxId)
Loren_云淡风轻·2024-03-03 14:04

分布式ID选型对比（2）

数据库号段模式一,引入依赖:mysqlmysql-connector-java8.0.19org.mybatis.spring.bootmybatis-spring-boot-starter2.2.2二,新建表CREATETABLE`id_generator`(`id`intNOTNULL,`max_id`bigintNOTNULLCOMMENT'当前最大id',`step`intNOTNULLC
qq_35255384·2024-03-02 17:35

分布式ID选型对比（4）

百度UIDgenerator一,创建表:worker_node(在项目启动时初始化生成workId)CREATETABLE`worker_node`(`ID`bigintNOTNULLAUTO_INCREMENTCOMMENT'autoincrementid',`HOST_NAME`varchar(64)NOTNULLCOMMENT'hostname',`PORT`varchar(64)NOTNU
qq_35255384·2024-03-02 17:35

基于单片机的企业指纹考勤系统设计

文章以单片机技术以及生物特征识别技术为基础，分析企业单片机智能化指纹考勤系统的设计思路，从硬件设备的选型和配置、软件系统的开发、程序实现流程等方面提出单片机指纹考勤系统的设计策略。
电气_空空·2024-03-02 12:59

TypeScript 中的 type 和 interface：你真的了解它们的不同吗？

不管是公司新项目技术选型还是个人学习开发新的前端项目，Vue3+TypeScript已经成为首选技术方案之一在TypeScript这个强大的静态类型系统中，type和interface是两个重要的关键字
·2024-03-02 05:20

#FPGA（基础知识）

1.IDE:QuartusII2.设备：CycloneIIEP2C8Q208C8N3.实验：正点原子-verilog基础知识4.时序图：5.步骤6.代码：
GrassFishStudio·2024-03-01 15:28

nginx负载均衡监测后台服务状态-健康检测

一、选型根据参考Nginx负载均衡中后端节点服务器健康检查-运维笔记和Nginx健康检查，使用开源模块nginx_upstream_check_module。
谷谷谷雨·2024-02-29 09:17

基于单片机的企业指纹考勤系统设计

文章以单片机技术以及生物特征识别技术为基础，分析企业单片机智能化指纹考勤系统的设计思路，从硬件设备的选型和配置、软件系统的开发、程序实现流程等方面提出单片机指纹考勤系统的设计策略。
电气_空空·2024-02-27 18:30

CNCF之毕业Projects简介

CNCF组织管理着大量的云原生基础设施软件系统，如著名的k8s，不同的系统解决不同的技术点，也有一些系统是解决同一个问题的，形成一个自由竞争的关系，互相促进彼此创新进步，同时也给我们做技术选型带来了多样性和小小选择难点
鬓戈·2024-02-25 19:31

开源大数据管理平台选型

随着CDH和HDP的闭源，还有国内信创需求，经过前期调研和后期实践，目前主要有两个产品满足要求：apachebigtop和DataSophon符合要求。因为这两个产品都是完全开源的，自助可控。一apachebigtop项目地址：https://bigtop.apache.orgApacheBigtop是一个开源项目，旨在提供一套完整的开源软件栈，用于构建、测试和部署大数据应用程序。该项目的主要目标
大数据AI·2024-02-25 02:41

uniapp插件uViewplus的使用（涉及TS下的问题）

在技术选型后最后定了使用有团队维护的uview-plus3.0,官方文档配置参考：https://juejin.cn/post/7169875753100640270ts配置参考：https://blog.csdn.net
EmmaGuo2015·2024-02-25 02:40

基于SSM实现的支教管理系统

文章目录系统介绍技术选型成果展示账号地址及其他说明系统介绍基于SSM实现的支教管理系统分为前台和后台管理系统，系统共有超级管理员，系统管理员，支教学校，志愿者这四大类角色，不同角色具有不同的功能。
全栈小白.·2024-02-20 23:11

Javaweb实现的学生宿舍管理系统

Javaweb实现的学生宿舍管理系统文章目录Javaweb实现的学生宿舍管理系统系统介绍技术选型成果展示源码获取账号地址及其他说明系统介绍Javaweb实现的学生宿舍管理系统采用jsp+servlet技术实现了如下功能模块
全栈小白.·2024-02-20 23:10

基于SSM实现的校园在线点餐系统（源代码+数据库脚本+PPT）

JSP实现的校园在线点餐系统，包括用户端和管理员端;前台主要功能有用户注册,用户登录,我的购物车、我的订单、商品评论、校园资讯等;管理员端主要功能有：用户管理、商品管理、订单管理、评论管理、资讯管理等技术选型开发工具
全栈小白.·2024-02-20 23:08

OpenRaft 在交易撮合引擎中的应用

通过一段时间的技术选型。我们非常幸运的得到了Openraft实操分享Databend社区的热心支持。我也想通过我们的实际工作，对Openraft的未来应用尽一些微薄之力。
Databend·2024-02-20 22:57

xilinx FPGA 除法器IP核（divider）的使用 vivado 2019.1

参考：xilinxFPGA除法器ip核（divider）的使用（VHDL&Vivado）_vivado除法器_坚持每天写程序的博客-CSDN博客一、创建除法IPvivado的除法器ip核有三种类型，跟ISE
小 阿 飞·2024-02-20 21:31

除法器 c语言 模拟,用Vivado-HLS实现低latency除法器

XilinxVivadoHigh-LevelSynthesis(HLS)工具将C,C++,或者SystemC设计规范，算法转成RegisterTransferLevel(RTL)实现，可综合到XilinxFPGA
小小羊羊羊·2024-02-20 21:00

xilinx FPGA 乘法器 除法器 开方 IP核的使用（VHDL&ISE）

目录一、乘法器ip核1.新建工程之后建一个ip核文件：2.配置ip核：3.编写顶层文件或者激励文件：第一种情况：这个是加了ce的第二种情况：这个是加了ce和sclr的第三种情况：这个是不加使能的乘法器的正确使用：第二天的新进展：最高位是1结果之所以出问题，是因为设置的时候我忘了改了，那个输入的类型默认是signed，即有符号位，大家一定要看清楚哟，按照自己需求，看是否设置最高位为有符号位二、除法器
坚持每天写程序·2024-02-20 21:30

数字信号处理基础----xilinx除法器IP使用

但在一些特殊情况下，希望采用乘除法，这时候在FPGA当中就需要专用的IP了。乘除法在FPGA当中实现起来是比较困难的一件事情。
black_pigeon·2024-02-20 21:27

全面解析湖仓一体与大数据演进历程｜内含技术工具选型策略

云智慧AIOps社区是由云智慧发起，针对运维业务场景，提供算法、算力、数据集整体的服务体系及智能运维业务场景的解决方案交流社区。该社区致力于传播AIOps技术，旨在与各行业客户、用户、研究者和开发者们共同解决智能运维行业技术难题，推动AIOps技术在企业中落地，建设健康共赢的AIOps开发者生态。大数据架构的演进历程对于大部分人来说，大数据架构所涉及的概念及术语繁多且复杂。如何将这些混乱的词汇转化
云智慧AIOps社区·2024-02-20 17:32

RabbitMQ学习笔记

1消息队列基础1.1同步异步同步调用时效性强拓展性差性能下降级联失败异步调用业务解耦，拓展性强无需等待，性能好故障隔离缓存信息，流量削峰填谷时效性差不确定执行是否成功1.2MQ技术选型2安装2.1安装步骤
hhf的博客·2024-02-20 17:53

【退役之重学前端】使用vite+vue3+vue-router，重构react+react-router前后端分离的商城后台管理系统

——2024年2月16日技术选型#语言和框架vue3sassbootstrapES7#架构前后端分离分层架构模块化开发#前端构建工具npmvite#代码管理工具git
williamdsy·2024-02-20 16:18

前端Excel导出实用方案（完整源码，可直接应用）

目录前言：技术选型：主要功能点：核心代码：完整代码：开发文档前言：在前后端分离开发为主流的时代，很多时候，excel导出已不再由后端主导，而是把导出的操作移交到了前端。
零凌林·2024-02-20 16:46

使用 GPT4V+AI Agent 做自动 UI 测试的探索 | 京东云技术团队

二、方案选型当前UI的主要问题：一个是通过Web
·2024-02-20 16:14

【嵌入式系统设计与实现】4 十字路口交通灯控制（简易版）

软硬件）方案设计与论证软件方案设计阶段1：通行（5s）阶段2：绿灯闪烁（5次，每次150ms）阶段3：变黄灯(1s)硬件仿真方案设计项目（软硬件）详细实现过程分析说明利用STM32CubeMX生成工程芯片选型配置引脚时钟配置生成工程文件并打开
jennie佳妮·2024-02-20 16:33

相较国外代码托管平台gitlab，咱们中国自己的代码托管平台有哪些优势？

在选型时，首先要明确你的使用场景，是想在开源社区里协作开发（通常是个人开发者），还是想要
·2024-02-20 16:08

3.3V和5V双向电平转换电路

02场效应管选型2.1、场效应管的选型参数应重点关注
万里黄沙·2024-02-20 16:49

基于泛在电力物联网的综合能源管控平台设计及硬件选型

基于泛在电力物联网的综合能源管控平台设计及硬件选型安科瑞王璐月摘要：城区内一般都具有错综复杂的能源系统，且大部分能耗都集中于城区的各企、事业单位中。
安科瑞王璐月·2024-02-20 16:42

node+vue3+mysql前后分离开发范式——实现对数据库表的增删改查

技术选型前端：vite+vue3+antd后端：nodekoa数据库：mysqlkoa是一个现代的Node.js框架，可以用来构建Web应用程序。Vue.js是一款用于构建用户
yma16·2024-02-20 14:22

基于FPGA的I2C接口控制器（包含单字节和多字节读写）

1、概括  前文对IIC的时序做了详细的讲解，还有不懂的可以获取TI的IIC数据手册查看原理。通过手册需要知道的是IIC读、写数据都是以字节为单位，每次操作后接收方都需要进行应答。主机向从机写入数据后，从机接收数据，需要把总线拉低来告知主机，前面发送的数据已经被接收。主机在读取从机数据后，如果还需要继续读取数据，就要对从机做出应答，否则不应答。  另一个需要注意的是数据在时钟的低电平中间进行赋值，
电路_fpga·2024-02-20 12:51

【FPGA开发】HDMI通信协议解析及FPGA实现

本篇文章包含的内容一、HDMI简介1.1HDMI引脚解析1.2HDMI工作原理1.3DVI编码1.4TMDS编码二、并串转换、单端差分转换原语2.1原语简介2.2原语：IO端口组件2.3IOB输入输出缓冲区2.4并转串原语`OSERDESE2`2.4.1`OSERDESE2`工作原理2.4.2`OSERDESE2`级联示意图2.4.3`OSERDESE2`工作时序图2.4.4`OSERDESE2`
Include everything·2024-02-20 12:51

FPGA时钟资源与设计方法——IO延迟约束（Vivado）

只能分析内部的时序信息，对于外部的时序信息Vivado无法提供，在设计中要精确建模外部时序信息，必须为输入和输出端口提供输入输出延迟信息，而I/O延迟约束就是告知XilinxVivado集成设计环境（IDE）FPGA
CWNULT·2024-02-20 12:19

Xilinx（AMD） 7系列FPGA配置引脚说明

xilinx7系列FPGA配置引脚下表详细描述了xilinx7系列FPGA所有配置引脚及其功能。
CWNULT·2024-02-20 12:19

【FPGA】高云FPGA之数字钟实验-＞HC595驱动数码管

高云FPGA之IP核的使用1、设计定义2、设计输入2.1数码管译码显示2.274HC595驱动2.3主模块设计3、分析和综合4、功能仿真6.1hex8模块仿真6.2HC595模块5、布局布线6、时序仿真
凉开水白菜·2024-02-20 12:18

嵌入式 系统 开发 - 第一件事 “搭开发环境”

无论是对DSP，FPGA，或其他可编程芯片开发都要“搭开发环境”：懒得写太多字，画个图来扯淡吧！看看实际怎么搞的：）这张照片仅仅是老哥自己的一个DSP开发实际连结的搞法儿啊，上面的图是一个通用说明。
FOOLCODE·2024-02-20 12:42

FPGA时钟资源与设计方法——时钟抖动（jitter）、时钟偏斜(skew)概念讲解

目录1时钟抖动（clockjitter）2时钟偏斜（clockskew）1时钟抖动（clockjitter）时钟抖动（Jitter）：时钟抖动指的是时钟周期的不稳定性，即：时钟周期随着时间发生变化。时钟抖动是由于晶振本身稳定性导致的，跟晶振本身的工艺有关，所以在设计中无法避免它能带来的影响，通常只能在设计中留有一定的余量。2时钟偏斜（clockskew）时钟偏斜（skew）：时钟偏斜指电路中源时钟
CWNULT·2024-02-20 12:40

蓝桥杯嵌入式（STM32G431RBT6）入门第一天——点亮LED｜CSDN创作打卡

接着打开STM32CubeMX点击图中按钮进入到选型界面，可能会有下载更新的弹窗，耐心等待即可。在搜索框输入stm32g431rb会出现两个选项，选择STM32G431RBTx为我们的目标型号。
寻梦旅程·2024-02-20 11:29
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他