FPGA通讯

FPGA电子设计系统的资源优化（面积优化）与速度优化

一、电子设计系统的面积优化与速度优化1、资源优化：①资源共享：针对数据通路中耗费逻辑资源较多的模块，通过选择、复用的方式共享使用该模块，达到减少资源使用、优化面积的目的；②逻辑优化：使用优化后的逻辑进行设计，可以明显减少资源的占用；③串行化：将原来耗用资源巨大、单时钟周期内完成的并行执行的逻辑块分割开，提取出相同的逻辑模块（一般为组合逻辑块），在时间上利用该逻辑模块，用多个时钟周期完成相同的功能，
fpga小白历险记·2025-05-25 05:46

Python硬核革命：从微控制器到FPGA的深度开发指南

1.重新定义硬件开发：Python的颠覆性突破传统硬件开发长期被C/C++和Verilog/VHDL统治，但Python正通过两条路径改变这一格局：1.1微控制器领域的MicroPython革命完整Python3.4语法支持，运行在资源受限的MCU上（最低要求：64KBROM，16KBRAM）直接内存访问能力，突破解释型语言限制实时性优化：通过@native和@viper装饰器实现接近C的性能1.
蓑笠翁001·2025-05-25 01:50

FPGA 42 ，时序约束深度解析与实战应用指南（ FPGA 时序约束 ）

目录前言一、时序约束的基本概念1.1时序约束介绍1.2时序约束文件1.4时序路径分类1.5关键时序参数1.6时序分析方法二、时序约束的核心内容2.1时钟约束2.2输入输出延迟约束2.3时序例外约束2.4时钟不确定性约束三、时序约束的应用场景3.1高速数据采集系统3.2多时钟域设计3.3DDR存储器接口3.4高速串行接口四、时序约束的注意事项4.1约束文件的层次化管理4.2约束与设计的协同优化4.3
北城笑笑·2025-05-24 20:25

HarmonyOS开发——我的通讯录

是根据平时所学内容以及自己手机上面的通讯录做出来的demo。
2201_75817583·2025-05-24 13:37

敦煌网测评从环境搭建到风控应对，精细化运营打造安全测评体系

硬件参数的关联性在我们使用设备进行注册或操作账号的过程中，系统会记录下大量的系统与网络参数，其中不仅涵盖硬件参数，如设备型号（涉及地区码、监管码、主板码、WIFI地址、蓝牙地址、蜂窝地址、指纹码、指纹串码、电池码等），还包含软件信息，像通讯录
zcwz009V·2025-05-24 10:42

数字FPGA开发方向，该如何做好职业规划？

近年来，随着国产化浪潮和AI、边缘计算等新兴应用的兴起，FPGA行业热度持续上升，越来越多的工程师转向FPGA方向发展。我们也发现有不少同学对职业规划非常迷茫。
IC与FPGA设计·2025-05-24 06:16

基于RFSOC47DR FPGA的基带信号处理板(RFSOC_V30)

1、简介RFSOC数模混合信号处理卡，采用XilinxZYNQUltraScale+RFSoC27DR或47DR，实现了8路ADC和8路DAC端口，并支持外部同源参考时钟。对外J30J上支持27路双向GPIO、2组RS422、1组RS485、2组Uart以及1个千兆网口，27DRADC最高采样率4.096GSPS和DAC最高采样率6.5536GSPS；47DR的ADC采样率最高可达5GSPS、DA
VX15600254840·2025-05-24 06:15

基于RFSOC27DR/47DR FPGA的光纤基带信号处理板(RFSOC_V20)

1、简介RFSOC数模混合信号处理卡，采用XilinxZYNQUltraScale+RFSoCZU27DR，实现了8路ADC和8路DAC端口，并支持外部同源参考时钟。对外J30J上支持27路双向GPIO、2组RS422、1组RS485、2组Uart以及1个千兆网口，ADC最高采样率4.096GSPS和DAC最高采样率6.5536GSPS；升级为47DR后，ADC采样率最高可达5GSPS以上，分辨率
VX15600254840·2025-05-24 06:14

使用modelsim进行Verilog仿真（包含testbench编写）

系列文章目录那啥书接上回FPGAverilog入门文章目录系列文章目录前言一、Modelsim工程新建二、Testbench脚本编写三、仿真总结前言上一次在FPGAverilog入门中说到使用quartusII
学术萌新·2025-05-24 06:14

基于 AMDXCVU47P HBM2 FPGA 的 2 路 100G 光纤 PCIe 高性能计算加速卡

基于AMDXCVU47PHBM2FPGA的2路100G光纤PCIe高性能计算加速卡，该高性能计算加速卡是基于PCIeGen3.0x16,全高半长FHHL、单槽宽度、主被动散热方式均支持，硬件接口和封装尺寸完全可以替代
FPGA_ADDA·2025-05-24 06:11

Modelsim的入门使用和Verilog编写

Modelsim的简单工程创建和代码编写和编译仿真：【FPGA】Modelsim的使用方法_modelsim使用教程-CSDN博客Verilog语法和逻辑简单入门：Verilog语法-数字电路教程三态门符号和简称
aloneboyooo·2025-05-24 06:40

基于 ZU49DR FPGA 的无线电射频数据采样转换开发平台核心板

无线电射频数据采样转换开发板及配套开发平台的核心板，该SOM核心板是一个最小系统，包括AMD公司的ZynqUltraScale+RFSOC第3代系列XCZU49DR-2FFVF1760IFPGA、时钟、
FPGA_ADDA·2025-05-24 06:10

3、FPGA开发流程

开发流程如下：1、需求分析首先明确用户需求，确定需要实现的功能，需要多少资源、I/O口的使用量，接口电平和系统功耗等，在此基础上进行FPGA选型。
zj_xlink·2025-05-23 13:19

【FPGA教程案例2】基于vivado核的NCO正弦余弦发生器设计与实现

FPGA教程目录MATLAB教程目录-----------------------------------------------------------------------------------
fpga和matlab·2025-05-23 10:52

它和FPGA有什么区别？这篇文章帮你快速了解ZYNQ!

它和FPGA有什么区别？这篇文章帮你快速了解ZYNQ什么是ZYNQ呢？
FPGA工程狮-阿水·2025-05-23 00:18

【赠 3 日通票】4 月 10-12 日，融云「展位 B11」在 QCon 北京站恭候莅临~

融云首席架构师、联合创始人李淼受邀于4月11日发表主题演讲，分享《从“水土不服”到“入乡随俗”：中东地区国民级通讯产品的落地实践》。
融云·2025-05-22 22:09

ultrascale和arm区别_ZYNQ UltraScale+ MPSoc FPGA初学笔记

一、ZYNQUltraScale+MPSoc的EG系列Xilin的FPGA芯片主要分为两大类FPGA和SOC系列，FPGA产品就是我们以前比较熟悉的Spartan、Artix、Kintex
weixin_39531582·2025-05-22 16:06

xilinx各芯片产品选型引导手册product selection guide（ FPGA中zynq UltraScale+ MPSOC的概念理解）

一些记不住的基本概念UltraScale：超大规模TRM:TechnicalReferenceManual技术参考手册因为要做这系列芯片的相关项目，但给了芯片型号后需要找到对应的技术手册数据手册来看。然后才发现自己搞不懂xilinx里的各种系列芯片的关系。还好关于这方面的手册一般十多页一个。所以我就都下载下来对比研究了一番。终于搞懂了，之前一直分不清，以为zynq是PS+PL端的SOC总称，所以什
nature_forest·2025-05-22 16:05

FPGA降低功耗研究

FPGA降低功耗研究首先要明白一点：我们的核心目标是在维持性能的前提下，通过工艺、架构、设计方法学和系统级策略的协同优化，降低动态功耗、静态功耗和短路功耗。
霖12·2025-05-22 16:04

保密行业工作沟通安全：吱吱软件的“四重防泄露”设计

以往的即时通讯软件仅依赖单一的加密手段，无法满足保密行业从发送、传输到接受全链路加密的更高规格的数据安全要求。”
吱吱企业安全通讯软件·2025-05-22 12:42

用java实现内网通讯，可多开客户端链接同一个服务器

创建一个客户端：packageSocket;importjava.io.IOException;importjava.io.OutputStream;importjava.net.Socket;importjava.nio.charset.StandardCharsets;importjava.util.Scanner;/*聊天案例客户端*/publicclassClient{privateSoc
普通的冒险者·2025-05-22 11:58

FPGA设计需要学什么？

看到不少同学在网上提问FPGA数字设计如何入门，在学习过程中面临着各种各样的问题，比如书本知识艰涩难懂，有知识问题难解决，网络资源少，质量参差不齐。那么FPGA设计到底需要学什么呢？
IC与FPGA设计·2025-05-22 08:11

Vivado程序固化到Flash

在上板调试FPGA时，通常使用JTAG接口下载程序到FPGA芯片中，FPGA本身是基于RAM工艺的器件，因此掉电后会丢失芯片内的程序，需要重新烧写程序。
白码王子小张·2025-05-22 06:55

vivado ROM ip核的使用

FPGA中是有一定的存储资源,常见就是BRAM,本实验通过调用
明天冰雪封山·2025-05-22 05:22

python sseclient 设置连接超时时间

PythonSSEClient设置连接超时时间引言Server-SentEvents（SSE）是一种通过HTTP与服务器进行实时通讯的技术。
选楼·2025-05-22 02:26

Java 10IO流

IO流input输入output输出场景1：读写配置文件、日志文件场景2：客户端与服务端的通讯场景3：文件上传和下载io流体系结构字节流万能流，适合除纯文本文件外的储存字符流纯文本文件字节流FileOutputStream
asom22·2025-05-21 19:41

小白入门FPGA设计，如何快速学习？

很多刚入门的小伙伴，初次听说FPGA（现场可编程门阵列），脑子里只有一个字：玄！什么“时序逻辑”“Verilog”“Vivado”，仿佛一夜之间掉进了电子黑魔法的深坑。
IC与FPGA设计·2025-05-21 15:47

paddle ocr本地化部署进行文字识别

2.核心特点全场景覆盖：支持云端、边缘端、移动端等多硬件环境，适配CPU、GPU、FPGA等多种芯片。易用性与高效性：提供简洁的AP
隐形喷火龙·2025-05-21 11:45

Tigase服务7.1.5 即时通讯开发-开发环境搭建

一.下载源码1.仓库地址https://github.com/tigase下载版本7.5.1,master8.0需要jdk高版本支持所以不用了二.修改maven配置alimaven*,!tigasealiyunmavenhttp://maven.aliyun.com/nexus/content/groups/public/使用镜像去掉tiagse加载使用项目中三.导入项目tigase-server
@chenk·2025-05-21 09:33

tigase源码学习杂记-IO处理的线程模型

前言tigase是一个高性能的服务器，其实个人认为作为即时通讯的服务器，高性能主要体现在他对IO复用，和多线程的使用上，今天来学习一下他的IO的线程处理模型的源码，并记录一下他优秀的设计。
qq_16291159·2025-05-21 09:01

DNS：互联网的“通讯录”——计算机网络应用层中的域名系统详解

DNS：互联网的“通讯录”——计算机网络应用层中的域名系统详解当我们在浏览器中输入www.example.com，几秒钟之后，网页便展现在眼前。看起来似乎是理所当然的事情，但背后到底发生了什么？
我的西瓜没有皮·2025-05-21 07:24

微信小程序开发中的客户端与服务端交互【含代码示例】

含代码示例】客户端与服务端交互基础基本概念交互方式示例代码与说明示例一：使用wx.request进行GET请求示例二：POST请求提交表单数据示例三：处理分页数据高级交互模式示例四：WebSocket实现即时通讯示例五
DTcode7·2025-05-21 02:23

电压型PWM整流器双闭环矢量控制参数整定FPGA

电压型PWM整流器双闭环矢量控制参数整定FPGA电压型PWM整流器是现代大功率变频技术中广泛采用的一种控制方式。这种控制器通过将输入的交流电转换为直流电，在输出端实现可控的直流电压和电流控制。
CodeWG·2025-05-21 02:23

VUE+AJAX+AARDIO架构的前端设计

一般VUE介绍，就只有前端，完整的前后端AJAX通讯实例比较少，于是就练手做一个。
善小而为·2025-05-21 00:09

到底什么是ASIC和FPGA？

ASIC（ApplicationSpecificIntegratedCircuit，应用特定集成电路）和FPGA（FieldProgrammableGateArray，现场可编程门阵列）都是集成电路（IC
AI_Guru人工智能·2025-05-20 19:05

FPGA 串口_波特率计算

串口收发流程图：程序设定：解析：假设波特率是115200，那么一个数据位的时间长度就是1/115200秒，当时钟频率为50MHz时（一个时钟周期为20ns）,因此要达到一个数据位的时间长度则要（1/115200）s/20ns
芯眼·2025-05-20 19:35

FPGA和ASIC有什么区别？

FPGA（现场可编程门阵列）和ASIC（专用集成电路）是两种不同的集成电路技术，它们在设计、制造、成本、灵活性和应用领域上有着显著的区别：1.设计和制造过程：FPGA：FPGA由通用的逻辑单元组成，这些单元可以通过编程来配置以实现特定的功能
InnoLink_1024·2025-05-20 19:04

【IC】FPGA和ASIC的区别

FPGA（现场可编程门阵列）和ASIC（专用集成电路）是两种不同类型的集成电路，用于不同的应用场景。以下是它们的主要区别：1.可编程性FPGA：FPGA是可编程的。
守月满空山雪照窗·2025-05-20 19:34

ASIC和FPGA，到底应该选择哪个？

ASIC和FPGA各有优缺点。ASIC针对特定需求，具有高性能、低功耗和低成本（在大规模量产时）；但设计周期长、成本高、风险大。
博览鸿蒙·2025-05-20 18:01

FPGA入门学习网站汇总【自学FPGA专用】

做点学术清华大学电子系主页FPL——FPGA学术会议官网2023FPGA论文集杨华中学术主页SAT编程githubPUF加密设计学习ISCAS89——基准电路下载网站基准电路说明文章：《基于路径延迟故障序列的硬件木马检测方法
cjjoe01·2025-05-20 16:23

FPGA 学习资料汇总

FPGA学习资料汇总【下载地址】FPGA学习资料汇总这是一个专注于FPGA学习的开源项目，汇集了丰富的学习资料，旨在帮助初学者快速掌握FPGA的核心知识与实践技能。
蒙跃旖·2025-05-20 16:50

开源 java android app 开发（七）通讯之Tcp和Http

文章的目的为了记录使用java进行androidapp开发学习的经历。本职为嵌入式软件开发，公司安排开发app，临时学习，完成app的开发。开发流程和要点有些记忆模糊，赶紧记录，防止忘记。相关链接：开源javaandroidapp开发（一）开发环境的搭建-CSDN博客开源javaandroidapp开发（二）工程文件结构-CSDN博客开源javaandroidapp开发（三）GUI界面布局和常用组
ajassi2000·2025-05-20 08:34

关于 Redis Stream 的消费场景中的block参数设置问题

场景类型是否设置说明实时消息处理✅必须设置需要即时响应新消息（如实时告警、即时通讯），需通过阻塞模式减少轮询开销批量数据处理❌无需设置定时批量处理历史数据（如离线分析），非阻塞模式（默认block=0）
简诚·2025-05-20 08:01

Node.js聊天室开发：从零到上线的完整指南

Node.js聊天室开发实战：从入门到上线在即时通讯日益普及的今天，基于Node.js搭建聊天室凭借其高效的I/O处理和轻量级特性备受开发者青睐。
胡西风_foxww·2025-05-20 07:25

城市综合管廊监测与维护一体化解决方案

综合管廊，即建于城市地下用于容纳两类及以上城市工程管线的构筑物及附属设施，将电力、通讯、燃气、供热、给排水等各种工程管线集于一体，并设有专门的检修口、吊装口和监
厦门辰迈智慧科技有限公司·2025-05-20 04:03

iOS即时通讯，从入门到“放弃”？

注：文中的所有的代码示例，在github中都有demo：iOS即时通讯，从入门到“放弃”？(demo)可以打开项目先预览效果，对照着进行阅读。
【零声教育】音视频开发进阶·2025-05-20 03:58

FANUC机器人EIP协议焊机配置

发那科机器人配置EIP发那科焊机步骤调焊机参数P02-机器人一元化控制P05-通讯模块激活N01-焊接电源ID设为2N02-机器人ID设为1N10-焊接模式机器人控制N00-机器人协议配置FNE发那科Ethernet
aaaa1959·2025-05-19 23:56

3.Shell编程之循环语句

例如，根据通讯录中的姓名列表创建系统账号，根据服务器清单检查各主机的存活状态，根据I
lml4856·2025-05-19 18:48

Python 爬虫实战：远程办公软件数据抓取与用户评价分析

从协同办公到项目管理，从即时通讯到云存储服务，各类远程办公软件在提升工作效率、打破地域限制方面发挥了关键作用。
西攻城狮北·2025-05-19 16:41

Ubuntu 20.04 下使用 GNU Radio 3.8 + RFNoC 4.0 开发 USRP 片上 FPGA 资源

对于一些对性能有较高要求的应用，USRP的FPGA资源可以用于硬件加速，这就引出了RFNoC(RadioFrequencyNetworkonChip)，它是一个用于将USRP的FPGA功能集成到GNURadio
一只蜗牛儿·2025-05-19 14:56
上一页 7 8 9 10 11 12 13 14 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他