E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA逻辑题笔试
前端面试题-
笔试
题
请实现一个fibonacci函数,要求实现以下功能斐波那契数列:[1,1,2,3,5,8,13,…]fibonacci(0)=>1fibonacci(6)=>8functionfibonacci(count){functionfn(count,cur=1,next=1){if(count===0){returncur}else{returnfn(count-1,next,cur+next)}}re
Alice_66
·
2024-02-19 23:59
javascript
前端
手把手教你实现pynq-z2条形码识别
我是雪天鱼,一名
FPGA
爱好者,研究方向是
FPGA
架构探索和SOC设计。关注公众号【集成电路设计教程】,拉你进“IC设计交流群”。
雪天鱼
·
2024-02-19 23:55
小米·软件工程师·一面二面(简单)
这次给大家带来的是牛客一位昵称为binxer的朋友分享的面经,勾玉在这里做出分析解答,一起看看吧~小米软件工程师一面二面由于秋招投递的比较晚,做完
笔试
之后没有被捞,在某直聘平台上发现有校招信息,抱着尝试的心态咨询了一些
bronya0
·
2024-02-19 22:13
java
开发语言
后端
面试
2024年教师资格证报名时间 ,教资2024全年报名时间具体时间
上半年度教师资格考试已圆满落幕,回顾报名阶段,
笔试
报名时间定档在2024年1月12日至1月15日,随后的
笔试
考试于同年3月9日举行。
金钱保卫科长
·
2024-02-19 22:15
牛客
笔试
-变换次数
题目地址题目牛牛想对一个数做若干次变换,直到这个数只剩下一位数字。变换的规则是:将这个数变成所有位数上的数字的乘积。比如285经过一次变换后转化成285=80.问题是,要做多少次变换,使得这个数变成个位数。输入描述:输入一个正整数。小于等于2,000,000,000。输出描述:输出一个整数,表示变换次数。示例1输入285输出2题解直接模拟题目中的运算即可,开启一个循环,不断计算当前数字的每个位数的
晓宜
·
2024-02-19 21:43
算法
java
算法
python
【经验】STM32的一些细节
我的设计本意是:使用定时器T3以100us的周期来定时发送命令给
FPGA
。由于编码器出结果的最长时间为51us。因此,希望PWM中断要滞后于T3约60us。
梓德原
·
2024-02-19 20:50
fpga开发
单片机
stm32
物联网
嵌入式硬件
FPGA
中一些基本概念原理的区分
一、wire型变量与reg变量在Verilog中,wire和reg是两种不同类型的变量,它们有着不同的特性和用途1.1wire变量wire变量用于连接模块中的输入、输出以及内部信号线。它主要用于表示连续赋值的逻辑连接,类似于硬件电路中的导线。wire变量不能在always块或initial块中赋值,它们只能通过连续赋值“assign”语句连接到其他信号,1.2reg变量它主要用于表示时序逻辑中的寄
长安er
·
2024-02-19 19:37
fpga开发
AMD
FPGA
设计优化宝典笔记(5)低频全局复位与高扇出
亚军老师的这本书《AMD
FPGA
设计优化宝典》,他主要讲了两个东西:第一个东西是代码的良好风格;第二个是设计收敛等的本质。
徐丹FPGA之路
·
2024-02-19 19:36
FPGA
fpga开发
笔记
平时积累的
FPGA
知识点(11)
平时在
FPGA
群聊等积累的
FPGA
知识点,第11期:51可以把dcp文件封装到自己ip里吗?解释:不可以52fifo的异步复位要做异步复位同步释放吗?
徐丹FPGA之路
·
2024-02-19 19:06
FPGA
fpga开发
笔记
平时积累的
FPGA
知识点(6)
平时在
FPGA
群聊等积累的
FPGA
知识点,第六期:1万兆网接口,发三十万包,会出现掉几包的情况,为什么?原因:没做时钟约束,万兆网接口的实现,本质上都是高速serdes,用IP的话,IP会自带约束。
徐丹FPGA之路
·
2024-02-19 19:05
FPGA
fpga开发
笔记
平时积累的
FPGA
知识点(8)
平时在
FPGA
群聊等积累的
FPGA
知识点,第八期:21FFTIP核有遇到过FFTIP核测量频率不准确的问题吗?大部分情况下都是准的,偶尔偏差比较大,IP核输入的数据用matlab计算出的频率是对的。
徐丹FPGA之路
·
2024-02-19 19:05
FPGA
fpga开发
笔记
平时积累的
FPGA
知识点(9)
平时在
FPGA
群聊等积累的
FPGA
知识点,第9期:31ldpc的license是什么?
徐丹FPGA之路
·
2024-02-19 19:05
FPGA
fpga开发
笔记
基于飞腾ARM+
FPGA
国产化计算模块联合解决方案
联合解决方案概述随着特殊领域电子信息系统对自主创新需求的日益提升,需不断开展国产抗恶劣环境计算整机及模块产品的研制和升级。特殊领域电子信息系统的自主创新,是指依靠自身技术手段和安全机制,实现信息系统从硬件到软件的自主研发设计、生产、升级、维护的全程可控,其中特殊领域抗恶劣环境计算模块产品的自主创新是其中的重要组成部分。抗恶劣环境计算模块产品的自主研制,不仅要求处理器子系统的自主创新,还要求外围接口
深圳信迈科技DSP+ARM+FPGA
·
2024-02-19 19:34
飞腾+FPGA
网络
FPGA
转行ISP的探索之一:行业概览
ISP的行业位置最近看到一个分析,说
FPGA
的从业者将来转向ISP(ImageSignalProcess图像信号处理)是个不错的选择,可以适应智能汽车、AI等领域。
徐丹FPGA之路
·
2024-02-19 19:32
FPGA
异构计算
fpga开发
接口隔离原则
算法
FPGA
转行ISP的探索之二:技术路线和概念
ISP领域的概念1相机方面的概念1)DENOISE,图像去噪图像噪声按噪声与信号的关系可分为加性噪声和乘性噪声;按照产生原因可分为外部噪声和内部噪声;按照统计特性可分为平稳噪声和非平稳噪声;平稳噪声基于统计后的概率密度函数又可以分为:高斯噪声、泊松噪声、脉冲噪声、瑞利噪声。图像去噪的算法一般是滤波,比如空域滤波,变换域滤波,机器学习方法等,经常是用OpenCV的代码来写。2)CONTRAST,对比
徐丹FPGA之路
·
2024-02-19 19:32
FPGA
异构计算
算法
fpga开发
接口隔离原则
算法
基于
FPGA
的ECG信号滤波与心率计算verilog实现,包含testbench
目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1ECG信号的特点与噪声4.2
FPGA
在ECG信号处理中的应用4.3ECG信号滤波原理4.4心率计算原理4.5
FPGA
在
简简单单做算法
·
2024-02-19 19:07
Verilog算法开发
#
通信工程
fpga开发
ECG信号
滤波
心率计算
13种排序算法详解(相当清楚,还附有flash动画)
0、前言从这一部分开始直接切入我们计算机互联网
笔试
面试中的重头戏算法了,初始的想法是找一条主线,比如数据结构或者解题思路方法,将博主见过做过整理过的算法题逐个分析一遍(博主当年自己学算法就是用这种比较笨的刷题学的
沐恩_
·
2024-02-19 18:44
数据结构与算法
排序算法
12种排序算法(转载)
/blog.csdn.net/tangdong3415/article/details/54016592),写的非常不错,于是毫不客气的转过来了(QAQ)0、前言从这一部分开始直接切入我们计算机互联网
笔试
面试中的重头戏算法了
weixin_30252709
·
2024-02-19 18:12
各种排序算法总结
从这一部分开始直接切入我们计算机互联网
笔试
面试中的重头戏算法了,初始的想法是找一条主线,比如数据结构或者解题思路方法,将博主见过做过整理过的算法题逐个分析一遍(博主当年自己学算法就是用这种比较笨的刷题学的
qq_28598203
·
2024-02-19 18:36
数据结构与算法设计
数据结构
排序
排序算法
0、前言从这一部分开始直接切入我们计算机互联网
笔试
面试中的重头戏算法了,初始的想法是找一条主线,比如数据结构或者解题思路方法,将博主见过做过整理过的算法题逐个分析一遍(博主当年自己学算法就是用这种比较笨的
ZWF564267707
·
2024-02-19 18:01
从头说12种排序算法:原理、图解、动画视频演示、代码以及
笔试
面试题目中的应用
0、前言从这一部分开始直接切入我们计算机互联网
笔试
面试中的重头戏算法了,初始的想法是找一条主线,比如数据结构或者解题思路方法,将博主见过做过整理过的算法题逐个分析一遍(博主当年自己学算法就是用这种比较笨的刷题学的
JokerMi
·
2024-02-19 18:01
数据结构和算法
面试题
二叉树
归并排序
二分查找
合并排序
笔试
面试最常涉及到的12种排序算法(包括插入排序、二分插入排序、希尔排序、选择排序、冒泡排序、鸡尾酒排序、快速排序、堆排序、归并排序、桶排序、计数排序和基数排序)进行了详解。每一种算法都有基本介绍、算
一、插入排序1)算法简介插入排序(InsertionSort)的算法描述是一种简单直观的排序算法。它的工作原理是通过构建有序序列,对于未排序数据,在已排序序列中从后向前扫描,找到相应位置并插入。插入排序在实现上,通常采用in-place排序(即只需用到O(1)的额外空间的排序),因而在从后向前扫描过程中,需要反复把已排序元素逐步向后挪位,为最新元素提供插入空间。2)算法描述和分析一般来说,插入排序
MyYangmei
·
2024-02-19 18:29
12种排序算法:原理、图解、动画视频演示、代码以及
笔试
面试题目中的应用
0、前言从这一部分开始直接切入我们计算机互联网
笔试
面试中的重头戏算法了,初始的想法是找一条主线,比如数据结构或者解题思路方法,将博主见过做过整理过的算法题逐个分析一遍(博主当年自己学算法就是用这种比较笨的刷题学的
Jaryn1024
·
2024-02-19 18:57
数据结构与算法
排序算法
快速排序
冒泡排序
希尔排序
归并排序
C语言第二十四弹---指针(八)
✨个人主页:熬夜学编程的小林系列专栏:【C语言详解】【数据结构详解】指针1、数组和指针
笔试
题解析1.1、字符数组1.1.1、代码1:1.1.2、代码2:1.1.3、代码3:1.1.4、代码4:1.1.5
小林熬夜学编程
·
2024-02-19 16:00
C语言详解
算法
c语言
开发语言
家人们值得一试的恒玄Offer 机会【IS3GJJ】
秋招显眼包来了美团高频数开面试题分享|2024届校园招聘即将开始0offer结束秋招携程
笔试
0907携程
笔试
ak2023.09.07饿了么测开一面凉经6点半下班,已经成为公司最后走的人8.31嵌入式投递整理华为服务类网络技术工程师面经腾讯这啥
2301_78234743
·
2024-02-19 15:08
java
华为23年9月
笔试
原题,巨详细题解,附有LeetCode测试链接
今天阿辉又给大家来更新新一道好题,下面链接是23年9月27的华为
笔试
原题,LeetCode上面的hard难题,阿辉带大伙来拿下它!!!
阿辉不一般
·
2024-02-19 15:25
阿辉的的刷题日志
华为
leetcode
算法
C语言基础-间隔读取输入数据
序言在
笔试
编程题中,有时候并不会给定程序输入,数据读取都得自己写。
shuaixio
·
2024-02-19 14:52
C/C++
fpga
与lvds
低压差分信号LVDS(LowVoltageDifferentialSigna1)是由ANSI/TIA/EIA-644—1995定义的用于高速数据传输的物理层接口标准。它具有超高速(1.4Gb/s)、低功耗及低电磁辐射的特性,是在铜介质上实现千兆位级高速通信的优选方案;可用于服务器、可堆垒集线器、无线基站、ATM交换机及高分辨率显示等等,也可用于通用通信系统的设计。BLVDS(BusLVDS)是LV
fpga和matlab
·
2024-02-19 13:37
FPGA
板块10:FPGA接口开发
LVDS
Xilinx
fpga
实现LVDS高速ADC接口
FPGA
的selecteIO非常强大,支持各种IO接口标准,电压电流都可以配置。其接口速率可以达到几百M甚至上千M。使用lvds来接收高速ADC产生的数据会很方便。
Hack电子
·
2024-02-19 13:05
深度学习
人工智能
机器学习
stm32
python
LVDS高速ADC接口, xilinx
FPGA
实现
FPGA
的selecteIO非常强大,支持各种IO接口标准,电压电流都可以配置。其接口速率可以达到几百M甚至上千M。使用lvds来接收高速ADC产生的数据会很方便。
Hack电子
·
2024-02-19 13:05
fpga开发
FPGA
高速接口(LVDS)
目前
FPGA
开发板资料中涉及LVDS通信的方案并不多,但是LVDS实际上有大量的应用,特别是在高速ADC,高分辨率摄像头,液晶屏显示技术等应用领域。所以掌握
LEEE@FPGA
·
2024-02-19 13:01
FPGA高速接口开发
fpga开发
LVDS
前端刷题 —— 牛客网前端题库60道详解(一)
dom节点查找(入门)根据包名,在指定空间中创建对象(入门)数组去重(较难)斐波那契数列(入门)时间格式化输出(中等)获取字符串的长度(简单)邮箱字符串判断(中等)颜色字符串转换(中等)引言牛客网这个前端
笔试
题库
顽皮的雪狐七七
·
2024-02-19 11:36
通过eeprom验证
FPGA
实现的单字节/页读写IIC接口时序
1、概括 前文设计基于
FPGA
的IIC接口模块,本文将使用eeprom来验证该模块的设计。
电路_fpga
·
2024-02-19 10:00
FPGA基础模块
FPGA
基本原理
fpga开发
FPGA
中的模块调用与例化
半加器模块2.2全加器模块三、参数定义关键词与整数型寄存器3.1参数定义关键词parameter3.2局部参数定义关键词localparam3.3整数型寄存器integer四、总结一、模块调用与实例化在
FPGA
长安er
·
2024-02-19 10:45
fpga开发
FPGA
之移位寄存器
SLICEM中的LUT可以配置为32位移位寄存器,而无需使用slice中可用的触发器。以这种方式使用,每个LUT可以将串行数据延迟1到32个时钟周期。移入D(DI1LUT引脚)和移出Q31(MC31LUT引脚)线路将LUT级联,以形成更大的移位寄存器。因此,SLICEM中的四个LUT被级联以产生高达128个时钟周期的延迟。32位移位寄存器调用原语:SRLC32E#(.INIT(32h0000000
行者..................
·
2024-02-19 10:12
fpga开发
06 分频器设计
分频器简介实现分频一般有两种方法,一种方法是直接使用PLL进行分频,比如在
FPGA
或者ASIC设计中,都可以直接使用PLL进行分频。
lf282481431
·
2024-02-19 10:41
FPGA开发入门
fpga开发
FPGA
行业会议与展会的调研
调研
FPGA
的行业、产业的会议、展会、峰会、论坛等,针对全行业的、规模大的比较少,只有一个是
FPGA
生态峰会,它属于深圳国际电子展(ELEXCON)2022下面的一个论坛:“嵌入式与AIoT产业论坛”之下的
徐丹FPGA之路
·
2024-02-19 10:07
FPGA
fpga开发
【PCIE709-F】基于复旦微JFM7VX690T80
FPGA
的全国产化8通道光纤双FMC接口数据处理平台
板卡概述PCIE709-F是一款基于上海复旦微电子的28nm7系列
FPGA
JFM7VX690T80的全国产化8通道光纤双FMC接口数据预处理平台,该板卡采用复旦微的高性能7系列
FPGA
作为实时处理器,实现
北京青翼科技
·
2024-02-19 10:05
fpga开发
FPGA
图像算法实现——Canny边缘检测
1Canny边缘检测原理概述相关博文:https://www.cnblogs.com/techyan1990/p/7291771.htmlhttps://www.cnblogs.com/mmmmc/p/10524640.htmlhttps://www.cnblogs.com/sdu20112013/p/11614059.htmlhttps://blog.csdn.net/weixin_406478
MmikerR
·
2024-02-19 10:32
#
图像处理
fpga
基于
FPGA
的Bayer转RGB算法实现
1概述Bayer转RGB在图像处理中被称为去马赛克(Demosaic),是机器视觉ISP流程中的一个基础且重要的算法,主要完成彩色图像传感器原始的Bayer格式图像到RGB格式图像的转换。关于Bayer图像的相关概念和知识,本文不作介绍。常见知识点以及各种Bayer转RGB算法的介绍网上有很多博文可以参考学习:https://www.cnblogs.com/qiqibaby/p/5267566.h
MmikerR
·
2024-02-19 10:32
#
图像处理
matlab
计算机视觉
fpga开发
图像处理
2维离散余弦变换(DCT)
FPGA
快速实现方法
在
FPGA
实现中,都是采用拆成2个一维DCT的方式进行计算。因此,2维DCT便拆分为2次行、列方向的一维DCT变换,在
FPGA
中只需要实现1维DCT变换,然后复用2次即可。
MmikerR
·
2024-02-19 10:01
#
图像处理
fpga
dct
FPGA
图像算法实现——卷积、窗口运算之滑动窗口模块设计
这些基于图像滑动窗口的运算非常适合在
FPGA
中进行流水线实时高效处理,也是
FPGA
图像算法实现的一个热点。其中,最基础的工作就是在
FPGA
中设计一个滑动窗口模块。
MmikerR
·
2024-02-19 10:01
#
图像处理
fpga
图像处理
fpga图像处理
机器视觉
滑动窗口
白话微机:8.解释
FPGA
以及一些考研面试问题
一.前言(更新世界观)在“微机世界”,普通的城市(单片机)里,人又有一个别的名字叫做“数据”,人有0有1;人们也有住房,这些住房在这个世界叫做“存储器”;地上有路,这些路叫做“数据总线”,交通系统则统称为总线;这里也有行政部门,比如公安局之类的,又有个名字叫“寄存器”;有中央政府,政府又叫做“中央处理器(CPU)”,这里也会发生的一些自然灾害(内部中断)和人为活动(外部中断),I/O接口是城市(单
nnerddboy
·
2024-02-19 10:55
微机世界
fpga开发
嵌入式硬件
单片机
激光条纹中心线提取算法
FPGA
实现方案
1概述激光条纹中心线提取是3D线激光测量领域一个较为基础且重要的算法。目前,激光条纹中心线提取已有多种成熟的算法,有很多相关的博客和论文。激光条纹中心线提取的真实意义在于工程化和产品化的实际应用,而很多算法目前只能用于学术研究或理论实验,无法在应用端或产品端商用化落地。常见的中心线提取算法有:边缘法中心法阈值法形态学细化法极值法灰度重心法曲线拟合法Steger算法上述这些算法中只有灰度重心法,曲线
MmikerR
·
2024-02-19 10:18
#
机器视觉
#
图像处理
3D线激光
激光中心线提取
FPGA
图像处理
机器视觉
工业检测
3D测量
FPGA
_简单工程_拨码开关
一框图二波形图三代码3.1工程代码modulebomakiaguan(input[15:0]switch,//输入16路拨码开关outputreg[15:0]led//输出16个LED灯);always@(switch)beginled<=switch;//将拨码开关的值直接赋给LED灯end//将拨码开关的值直接赋给LED灯endmodule3.2仿真代码modulebomakiaguan_tb
哈呀_fpga
·
2024-02-15 10:24
fpga开发
笔试
刷题(持续更新)| Leetcode 45,1190
45.跳跃游戏题目链接:45.跳跃游戏II-力扣(LeetCode)这道题思路不难记,遍历数组每个位置,更新下一次的范围,当当前位置已经在当前范围之外时,步数一定得加一,当前范围更新成下一个范围。难点在于边界条件。当数组只有一个元素时,步数默认为0,而不是1,因为已经站到了终点,无需走动。step初始值为0,所以currentRange正好等于当前位置时,步数就要加1,更新当前位置。当更新过后的当
Huiwen_Z
·
2024-02-15 09:47
算法
python
leetcode
Altium Designer 软件介绍
AltiumDesigner是业界首例将设计流程、集成化PCB设计、可编程器件(如
FPGA
)设计和基于处理器设计的嵌入式软件开发功能整合在一起的产
Kilento
·
2024-02-15 08:27
Altium
Designer
Altium
Designer硬件设计
嵌牛2
姓名李泽浩学号21181214372学院广州研究院转载自https://blog.csdn.net/
FPGA
Designer/article/details/88675808【嵌牛导读】定时器使用示例【
李泽浩
·
2024-02-15 08:23
python
笔试
面试项目实战2020百练13-去掉字符串中连续的重复字母
字符串字符串是Python中最常用的数据类型。我们可以使用引号('或")来创建字符串。创建字符串很简单,只要为变量分配一个值即可。例如:var1='HelloWorld!'var2="PythonRunoob"去掉字符串中连续的重复字母2,编程题--此题如能在本机(unbuntu)上调试出来更佳。请使用python、java等定义一个函数或方法来去掉字符串中连续的重复字母,函数体以一行为佳。以py
python测试开发
·
2024-02-15 06:25
m基于
FPGA
的RS+卷积级联编译码实现,RS用IP核实现,卷积用verilog实现,包含testbench测试文件
目录1.算法仿真效果2.算法涉及理论知识概要2.1卷积码编码2.2RS码编码2.3级联编码2.4解码过程3.Verilog核心程序4.完整算法代码文件获得1.算法仿真效果Vivado2019.2仿真结果如下:2.算法涉及理论知识概要级联码是一种通过将两种或多种纠错码结合使用来提高纠错能力的编码方案。在RS+卷积级联编码中,通常首先使用卷积码对原始数据进行编码,以增加冗余并提供一定的纠错能力。然后,
我爱C编程
·
2024-02-15 04:40
FPGA通信和信号处理
fpga开发
RS卷积级联编译码
上一页
2
3
4
5
6
7
8
9
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他