1.cpu主控：rk3399；2.交换机芯片marvellmv88e6390(8个电口+2光口)；3.rk399通过RGMII与marvellmv88e6390p0rgmii连接，port0做数据转发口

最近接了一个项目，使用K7通过RGMII实现千兆网功能。

它提供以太网包通信，并且可以配置成以太网交换机，提供GMII，RGMII，RMII，MDIO物理接口。

OriginalAddress:http://dpinglee.blog.163.com/blog/static/144097753201041131115262/本文主要分析MII/RMII/SMII，以及GMII/RGMII

本次设计中，我们采用MEMAC4（RGMII）接口作为调试接口，但是发现网口并不通1.首先排查PHY的问题，phy有没有解复位结果：CPLD已经对PHY解复位，且插上网线后，phy'灯link亮，说明phy

1、MAC控制器、网卡、PHY、MDIO、mii、gmii、rgmii概念扫盲网卡在功能上包含OSI模型的两个层，数据链路层和物理层。

两路网口，eth0用RGMII模式，20_18_2:0默认111，eth1用SGMII模式，20_18_2:0默认001，88e1512的phy地址只能用0、1，（0也是mdio广播地址）。

IDDR与ODDR简单的应用项目简述IDDR与ODDR的简述RGMII时序简述千兆网输入与输出模块的设计测试模块的设计仿真测试结果总结项目简述在数据的传输过程中，我们经常可以碰见双沿传输数据到FPGA，

MAC（MediaAccessControl）即媒体访问控制子层协议。该部分有两个概念：MAC可以是一个硬件控制器及MAC通信以协议。该协议位于OSI七层协议中数据链路层的下半部分，主要负责控制与连接物理层的物理介质。MAC硬件大约就是下面的样子：在发送数据的时候，MAC协议可以事先判断是否可以发送数据，如果可以发送将给数据加上一些控制信息，最终将数据以及控制信息以规定的格式发送到物理层；在接收数

GigabitMediaIndependentInterface[edit]GigabitMediaIndependentInterface(GMII)isaninterfacebetweentheMediaAccessControl(MAC)deviceandthephysicallayer(PHY).Theinterfacedefinesspeedsupto1000Mbit/s,impleme

AR8031支持两种模式RGMII模式和SGMII模式，也就是说有两种模式的设计，请参考数据手册的

一、硬件简单确认：1、确认RGMII模式（hi3559A支持RGMII/RMII）2、phy的地址phy_addr3、PHY是否有延时电阻（RTL8211有）4、phy晶振时钟5、速率1000Mclk125M

GMII,RGMII,SGMII,TBI,RTBI接口信号及时序介绍千兆以太网MII接口类型主要有GMII、RGMII、SGMII、TBI和RTBI五种GMII接(如下图)：与MII接口相比，GMII的

1.AG类产品方案方案亮点：A1010内置百兆PHY，同时也开放RGMII接口，可以根据产品需求灵活配置。A1010可以通过内置PHY进行级联，每48路模拟线

&gmac{phy-supply=;phy-mode="rgmii";clock_in_out="input";snps,reset-gpio=;snps,reset-active-low;snps,reset-delays-us

最近在iMX6SoloX平台上调试千兆以太网LinuxPHY驱动调试，使用的是RGMII接口类型。

MediumIndependentInterface的缩写，翻译成中文是“介质独立接口”，该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII

网卡接口模式选择：#defineCONFIG_HIGMAC_PHY1_INTERFACE_MODE2模式为RGMII网卡PHY地址：#defineCONFIG_HIGMAC_PHY1_ADDR2修改下面两个函数就可以了

之前遇到phy不通，看了log发现正常的和非正常的差异就是在ETH0:rgmii,phy_addr=1,mii_name=mdio0这是非正常的logETH0:rmii,phy_addr=1,mii_name

一、pinghisilicon#ping192.168.9.160ETH0:PHY(phyaddr=1,rgmii)notlink!ETH1:PHY(phyaddr=2,rgmii)notlink!

图片1.侧颜杀配置是经典的处理器：AtherosAR9342（特色在于具有RGMII接口，

1.mac控制器,phy芯片,rgmii协议2.寄存器介绍3.驱动源码解析4.nanopit2移植rtl8211e网卡驱动(首发)驱动注册入口驱动的注册分两个部分，一个部分是静态编译的时候就会注册好，另一个是动态注册

1.mac控制器,phy芯片,rgmii协议2.寄存器介绍3.驱动源码解析4.nanopit2移植rtl8211e网卡驱动(首发)硬件构成部分以太网卡或者是ARM开发板的网络部分通常由MAC控制器和PHY

1.mac控制器,phy芯片,rgmii协议2.寄存器介绍3.驱动源码解析4.nanopit2移植rtl8211e网卡驱动(首发)s5p4418gmac概述支持千兆速度，协议为RGMII。

1.mac控制器,phy芯片,rgmii协议2.寄存器介绍3.驱动源码解析4.nanopit2移植rtl8211e网卡驱动(首发)调试过程就不多说了，还是比较坎坷的，遇到了很多问题。

物理层定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等，并向数据链路层设备提供标准接口（RGMII/GMII/MII）。

但GMII接口数量较多，本文使用RGMII接口的88E1512搭建网络通信系统。这类接口总线位宽小，可以降低电路成本，在实际项目中应用更广泛。

http://blog.csdn.net/hjffly/article/details/6212118“媒体无关”表明在不对MAC硬件重新设计或替换的情况下，任何类型的PHY设备都可以正常工作。包括分别用于发送器和接收器的两条独立信道，每条信道都有自己的数据、时针和控制信号。MII支持10M和100M的操作，一个接口由14根线组成。（一个引脚对应一条信号线）MII的一个缺点是：它的每个端口用的信号

该芯片采用RGMII协议或SGMII协议与MAC芯片进行通信，只需要单一3.3V电源供电，可自行整流变换出片内电路所需其它电源。

做一个记录关于前段时间调试alteraddio_out双沿输出1、FPGA(cyclone4系列E55)与外围器件通过rgmii接口相连，示意图如下：FPGA提供参考时钟phy_ref_clk.2、具体解决方案方案

通常来说，FPGA一般支持与CPU连接的数字接口，其常用的有EMIF，PCI,PCI-E,UPP,网口（MII/GMII/RGMII），DDR等接口。

zynqmppl选用ar8035zynqmp的ps端链接ar8035phy时只需要更改dts，增加rgmii-id的方式即可&gem0{status="okay";local-mac-address=[

MediumIndependentInterface的缩写，翻译成中文是“介质独立接口”，该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII

其中网络变压器到PHY之前传输接口一般为MDI，而PHY到MAC之前的传输接口一般包括有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII

物理层定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等，并向数据链路层设备提供标准接口（RGMII/GMII/MII）。数据链路层则提供寻址机构、数据帧的构建、数据差错

MT7620A支持用于AC750/AC1200GbE路由器/中继器产品的PCIe，RGMII和更多外设，例如NAND，eMMC，SD-XC，I2S/PCM，2个UART和更多GPIO。

MediatekMT7620是一款IEEE802.11n片上路由芯片，其内部集成了一个802.11nMAC/基带/2.4GHz射频模块，一个主频为580MHzMIPS24K的处理器，一个5端口百兆以太网交换机，二个RGMII

网络设备中肯定离开不MAC和PHY，本篇文章将详细介绍下以太网中一些常见术语与接口。MAC和PHY结构从硬件角度来看以太网是由CPU，MAC，PHY三部分组成的，如下图示意：上图中DMA集成在CPU，CPU,MAC,PHY并不是集成在同一个芯片内，由于PHY包含大量模拟器件，而MAC是典型的数字电路，考虑到芯片面积及模拟/数字混合架构的原因，将MAC集成进CPU而将PHY留在片外，这种结构是最常见

简介RGMII（ReducedGigabitMediaIndependentInterface）是ReducedGMII（吉比特介质独立接口）。

##Copyright(C)1991-2011AlteraCorporation##YouruseofAlteraCorporation'sdesigntools,logicfunctions##andothersoftwareandtools,anditsAMPPpartnerlogic##functions,andanyoutputfilesanyoftheforegoing##(includ

rgmii即reduceGigabitMII。reducepin数量，是通过双边沿采样实现的类比miirmiig

说明：基于Microblaze+Lwip+perf建立测试工程验证以太网通信以太网接口：MII/RMII/GMII/RGMII/SGMII(本次主要使用MII/RMII接口)--------------

使用的接口主要为：S_OUT±,S_IN±，SD±二.MACInterface首先他支持GMII/MII，RGMII/ModifiedMII以及serial

一、RGMII简单说明RGMII实际上是是简化版的GMII，时钟频率依旧是125MHz，为了保持1000Mbps的传输速率不变，在时钟的上升沿和下降沿都采样数据，在参考时钟的上升沿处理GMII接口中的TXD

05、基于FPGA实现RGMII接口；已实现，待更新。06、基于FPGA实现QSGMII接口；已实现，待更新。07、基于FPGA实现SRIO接口；已实现，待更新。08、基于FPGA实现DD

里有两种形式的memory：（1）MLAB生成的memory；（2）内嵌的M10K模块从锁相环生成memory所需要的时钟（50％占空比）经过全局时钟网络连接到memory,memory能跑的最高频率如下：5、RGMII

中添加网卡配置，参考sabrelite的DTS，我们可以如下编写：[cpp]viewplaincopy&fec{pinctrl-names="default";pinctrl-0=;phy-mode="rgmii

一、项目概况1、项目流程图2、模块说明：PC：个人电脑，有网线插槽的即可RJ45接口：板卡上的网线插槽PHY芯片：板卡上的以太网芯片，输入4对差分信号，转换为输出双沿4bit数据信号FPGA：现场可编程逻辑门阵列，主控制器DDR3芯片：第三代同步动态随机存取内存芯片，之前学过了HDMI接口：高清多媒体接口，之前学过了3、项目说明：电脑上位机将一幅1024*768图片通过双绞线（网线），发送给板卡网

phy驱动与switch驱动phy驱动phy与cpu的硬件连接一般为MAC-PHY模式：-----------|CPU|RGMII/|------|MII---------||MAC|---------

目前千兆以太网常用物理层接口有GMII和RGMII，两种接口有同有异，应用情况也有所差别。GMII占用的引脚较多，RGMII可以很大程序地减少引脚的使用。