Risc_v

开发一个RISC-V上的操作系统（一）—— 环境搭建

在前面我们使用Verilog实现了一个简易的RISC-V处理器，并且能烧录到板子上跑一些简单C程序，传送门：RISC-V处理器的设计与实现（一）——基本指令集_risc_v处理器_Patarw_Li的博客
Patarw_Li·2023-07-15 07:36

【RISC_V课程笔记】导论

目标完成以cpu的设计，三级流水线结构。取指(if),译码(id),执行(ex)cpu中断系统的设计以cpu为核心的SOC设计，完成rom,ram,time的外设的设计用uvm对cpu进行验证(systemverilog)理论数字逻辑电路数字信号：用二进制表示的信号，即信号用0，1来表示。数字编码原码，反码，补码在正数的时候不变。在表示负数时如：-1原码：符号位为1，其他位置：001—>1001反
Dovake·2023-06-13 10:34

基于FPGA的RISC_V五级流水设计----初章

RISC_V设计RISC_V是现在非常火的一种新处理器架构，而RISC_V指令系统是开源的，其开源化的发展相比与ARM更加受到人们青睐。
fpga curry·2023-04-17 02:10
上一页 1 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他