Verilog实现