Verilog语言练习