E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
ZYNQ7020
ZYNQ 7020 网口测试 iperf3移植
在接触到
ZYNQ7020
开发板后,需要对网口的速率进行测试。上网查了下资料,发现iperf是个好工具,于是就想着用它来测试。然后就开始查资料、进行各种尝试。
tank-95
·
2020-06-29 03:30
iperf
arm
工具使用
Vivado ROM仿真教程
本例程主要使用Vivado调用ROMIP核,用含有正弦曲线的.coe文件初始化ROM,最终通过仿真实现波形的显示一、首先建立工程二、选择芯片的型号我使用的是
zynq7020
三、调用ROMIP核这里选择DistributedMemoryGenerate
Joker-han
·
2020-06-28 22:31
FPGA
深度学习FPGA实现的阶段性总结
最近做了CNN的卷积层和LS-SVM在
ZYNQ7020
上的实现。除了输入是由ARM通过AXI总线传输,算法的主要部分都是由PL部分(FPGA)实现的。
LupinLeo
·
2020-06-26 09:17
深度学习FPGA实现
Xilinx vitis学习教程:ZYNQ之lwip使用Echo server(2)
继续学习ZYNQ,吃了好几年灰的
ZYNQ7020
开发板一直没时间玩,现在稍微有点时间,准备空闲之余折腾一下,之前一直使用STM32等各式单片机,LINUX知识也知道一点,对HDL也是一窍不通,现在准备恶补一下
joy_v
·
2020-06-24 08:00
ZYNQ
ZYNQ7020
Lwip echo 测试
一、系统在vivado中新建一个BlockDesign,添加一个ZYNQ7PS(ProcessingSystem)其配置只保留一个网口、一个串口,生成.bit之后导入到SDK中。结果如图:二、SDK工程导入到SDK之后,新建一个Lwipecho的工程。进入debug模式,连接串口和网口。连接成功之后我们就能看到串口打印出来的信息,通过网络端口可以测试回声。三、结果找到网口的回调函数:start_a
Chi_Hong
·
2020-06-21 18:36
玩转
zynq7020
之风速风向测量实战项目
本文是用米尔
zynq7020
开发板(Z-turnbroad)风速风向测量实战项目。
TI小人物
·
2019-10-22 14:43
zynq7020
zynq7020AMP(LINUX+裸机)核间中断 SGI
zynq7020
的核间中断SGI手里有块7020的开发板想做zynq的核间中断的原始驱动力是最开始做amp的测试(一个核跑linux+一个核跑裸机)关于amp的实现方式赛灵思提供了ug1186即openampxapp1087
tccxy_
·
2019-08-29 17:28
zynq开发测试
玩转
zynq7020
开发板——PS利用AXI接口读取STLM75和XADC
有幸获得米尔Z-turnBoard试用体验,Z-turnBoard是采用xilinxzynq7020系列处理器设计的一款FPGA+ARM的嵌入式单板。下面分享我的试用笔记:PS利用AXI接口读取STLM75和XADC。由于Zturn的iic温度传感器接在PL上,所以利用AXI接口使用AXIIICIP。xilinx的AXIIIC的IP功能非常丰富,使用起来也比较复杂,这可能是大家都不愿意使用原因。一
TI小人物
·
2019-07-29 18:56
zynq7020
ZYNQ7020
Lwip echo 测试
一、系统在vivado中新建一个BlockDesign,添加一个ZYNQ7PS(ProcessingSystem)其配置只保留一个网口、一个串口,生成.bit之后导入到SDK中。结果如图:二、SDK工程导入到SDK之后,新建一个Lwipecho的工程。进入debug模式,连接串口和网口。连接成功之后我们就能看到串口打印出来的信息,通过网络端口可以测试回声。三、结果找到网口的回调函数:start_a
Chi_Hong
·
2018-09-06 17:17
ZYNQ 7020 PL以AXI_DMA访问DDR或OCM
本章主要介绍
ZYNQ7020
的PL端在PS的控制下实现对DDR的访问,通过debug的方式抓取DDRS_AXI_HP接口的时序,方便在PL内以verilog的形式直接访问DDR/OCM本设计中软件版本:
gdboyi
·
2018-08-21 11:45
ZYNQ 7020 运行 VxWorks 7.0 系统
ZYNQ7020
运行VxWorks7.0系统3162412793@qq.com技术交流QQ群:691976956硬件平台:
ZYNQ7020
操作系统:VxWorks7.0硬件配置:CPU:ZYNQ7020DDR
千山鸟飞绝万径人踪灭
·
2018-03-11 12:07
项目分享
zynq7020
调试信息记录
XilinxFirstStageBootLoaderRelease2014.4Jan32018-16:53:52DevcfgdriverinitializedSiliconVersion3.1BootmodeisSDSD:rc=0SDInitDoneFlashBaseAddress:0xE0100000Rebootstatusregister:0x60600000MultibootRegister
奶爸程序员
·
2018-01-03 17:01
嵌入式Linux
上一页
1
2
3
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他