zynq7020

ZYNQ7020最小系统搭建PS端配置

1.创建设计2.DDR配置（根据自己板子的实际情况进行选择）3.串口配置4.如果不包含PL端则取消勾选5.自动引出接口6.验证设计7.输出设计8.生成顶层HDL9.导出硬件10.打开Vitis11.设置字体12.编译13.打开串口调试助手14.烧录程序15.结果
你觉得很酷吗？·2024-02-13 04:57

ZYNQ7020开发(一)：开发环境搭建

文章目录一、配置Ubuntu编译环境二、安装Petalinux三、安装JTAG驱动四、安装Vitis一、配置Ubuntu编译环境虚拟机环境：VMware®Workstation16Pro16.1.0build-17198959Ubuntu版本：NoLSBmodulesareavailable.DistributorID:UbuntuDescription:Ubuntu20.04.6LTSRelea
EEer！·2024-02-05 13:57

FPGA高端项目：Xilinx Zynq7020系列FPGA 多路视频缩放拼接 工程解决方案 提供4套工程源码+技术支持

目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案我已有的FPGA视频拼接叠加融合方案本方案的XilinxKintex7系列FPGA上的ov5640版本本方案的XilinxKintex7系列FPGA上的HDMI版本本方案的XilinxArtix7系列FPGA上的应用3、设计思路框架设计框图视频源选择ov5640i2c配置及采集
9527华安·2024-02-02 10:42

ZYNQ7020确定EMIO的引脚编号的方法

有一段时间没有使用ZYNQ7020了，突然捡起来用一下，发现我找不到EMIO的引脚号应该是多少了！在此简单记录下。
隋边边·2024-01-29 22:17

ZYNQ7020通过网线连接笔记本电脑共享无线网络，可访问外网

一、硬件准备：ZYNQ7020，联网笔记本，网线，UART串口线等。ZYNQ7020没有wifi模块，只有一个千兆网口，可通过网线直接连接到路由器或者连接到笔记本电脑共享网络。
wzy369·2024-01-29 22:46

Xilinx ZYNQ7020密集访问内存出错

XilinxZYNQ7020密集访问内存出错问题问题描述：XilinxZYNQ7035和ZYNQ7020，没有跑linux系统，裸机和使用freertos如果频繁使用memset和memcpy会出现错误
觉皇嵌入式·2024-01-29 22:46

FPGA高端项目：Xilinx Zynq7020系列FPGA多路视频拼接 工程解决方案 提供6套工程源码和技术支持

目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我已有的FPGA视频拼接叠加融合方案本方案在XilinxKintex7系列FPGA上的应用本方案在XilinxArtix7系列FPGA上的应用3、设计思路框架视频源选择ov5640i2c配置及采集动态彩条多路视频拼接算法图像缓存视频输出PL端逻辑工程源码架构PS端SDK软件工程源码架构4、工程源码11：掌握1
9527华安·2024-01-26 07:42

FPGA高端项目：Xilinx Zynq7020 系列FPGA纯verilog图像缩放工程解决方案 提供3套工程源码和技术支持

目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案本方案在XilinxKintex7系列FPGA上的应用本方案在XilinxArtix7系列FPGA上的应用本方案在国产FPGA紫光同创系列上的应用本方案在国产FPGA高云系列上的应用3、设计思路框架设计框图视频源选择ov5640i2c配置及采集动态彩条图像缩放模块详解图像缩放模
9527华安·2024-01-23 06:52

Zynq7020 使用 Video Processing Subsystem 实现图像缩放

1、前言没玩过图像缩放都不好意思说自己玩儿过FPGA，这是CSDN某大佬说过的一句话，鄙人深信不疑。。。目前市面上主流的FPGA图像缩放方案如下：1：Xilinx的HLS方案，该方案简单，易于实现，但只能用于Xilinx自家的FPGA；2：非纯Verilog方案，大部分代码使用Verilog实现，但中间的fifo或ram等使用了IP，导致移植性变差，难以在Xilinx、Altera和国产FPGA之
攻城狮Wayne·2024-01-16 12:17

zynq7010/zynq7020系列FPGA的输入输出延时、建立保持时间（setup/hold）

zynq7010/zynq7020系列FPGA的输入输出延时、建立保持时间（setup/hold）——zynq7000系列的建立保持时间需要从其开关特性手册中查询，本文参考了ds187手册中的相关内容，
大功率灯泡·2024-01-12 09:19

openwifi总体介绍

一、板子选择首先要确定自己的板子能不能用，我手里有zynq7020，通过查找资料[1]，我发现我的应该是行的。参考资料1、AD936x+ZYNQ搭建OpenWIFI_碎碎思的博客-CSDN博客
youzjuer·2024-01-11 08:00

FPGA 实现 LeNet-5 卷积神经网络 数字识别，提供工程源码和技术支持

目录1、前言LeNet-5简洁基于Zynq7020的设计说明PL端FPGA逻辑设计PS端SDK软件设计免责声明2、相关方案推荐卷积神经网络解决方案FPGA图像处理方案3、详细设计方案PL端：ov7725
9527华安·2023-12-20 17:35

【 TES720D】基于国内某厂商的FMQL20S400全国产化ARM核心模块

该款核心板的主芯片兼容XILINX的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、EMMC、SP
北京青翼科技·2023-12-16 16:33

【【RGB LCD字符 和图片的显示实验】】

RGBLCD字符和图片的显示实验本次实验参考自《正点原子领航者ZYNQ之FPGA开发指南》RGBLCD字符和图片显示实验本次实验采用的板子是正点原子ZYNQ7020本次实验的大体代码可以参照上次实验的代码主要是为了学习字体取模的操作然后将其显示在屏幕上实验任务通过领航者开发板上的
ZxsLoves·2023-12-15 12:10

ZYNQ7020 FPGA如何从Flash启动的详细步骤

ZYNQFPGA程序固化FLASH一、创建BOOT.bin工具vivado2017.41创建工程。包括创建工程，编写程序，添加约束。2创建一个BD文件。单击CreateBlockDesign，命名为system之后单击OK。3添加IP。单击图中+号4搜索单词ZYNQ选择ZYNQ7ProcessingSystem，然后双击添加ZYNQIP。5修改MIO接口配置（1）QSPIFLASH接口（2）配置S
硬是要得·2023-11-19 13:36

Xilinx Zynq 7000系列中端FPGA解码MIPI视频，基于MIPI CSI-2 RX Subsystem架构实现，提供5套工程源码和技术支持

MIPICSI-2RXSubsystemSensorDemosaic图像格式转换GammerLUT伽马校正VDMA图像缓存AXI4-StreamtoVideoOutHDMI输出5、vivado工程1：Zynq7020
9527华安·2023-11-15 10:22

AD9361+zedboard(ZYNQ7020)的SDK工程(上)

1.准备工具vivado2018.3HDL源码：https://wiki.analog.com/resources/fpga/docs/releasesno_os：https://github.com/analogdevicesinc/no-OS注意：HDL源码下载的版本要与vivado一致，我这里是2018.3HDL版本选择2.构建vivado工程2.1编译源文件解压下载的HDL文件的压缩包进入
qq_35398084·2023-11-13 22:14

基于上海复旦微电子FMQL20S400的全国产化核心模块

该款核心板的主芯片兼容XILINX的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、EMMC、SPI
测试专家·2023-11-05 13:30

【TES720D】青翼科技基于复旦微的FMQL20S400全国产化ARM核心模

该款核心板的主芯片兼容XILINX的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、E
北京青翼科技·2023-11-01 07:41

ZYNQ连载01-ZYNQ介绍

2.方案ZYNQ7020为双核A9架构，多核处理器常用的运行模式为AMP(非对称多处理)和SMP(对称多处理)，这里选用AMP方案，CPU0和CPU1使用OpenAMP通信，FPGA使用IP核。
lljwork2021·2023-10-30 08:28

集创赛备赛：Robei八角板7020简介

今年集创赛准备参加Robei杯，和队友凑钱买了Robei的zynq7020八角板（好小一块就近2000，学生党落泪~）看了官网的资料，感觉不是很详细，于是准备查阅资料自己列一张，方便比赛的时候查阅。
Albert_yeager·2023-10-28 12:54

ZYNQ7020开发(二)：zynq linux系统编译

文章目录一、编译前准备二、SDK编译三、编译步骤总结四、问题汇总一、编译前准备1.设置环境变量source/opt/pkg/petalinux/2020.2/settings.sh/opt/pkg/petalinux/2020.2是上一节petalinux的安装目录2.创建petalinux工程进入petalinux安装目录(例如：/opt/pkg/petalinux/2020.2)，然后运行pe
EEer！·2023-10-24 00:16

【TES720D】青翼科技基于复旦微的FMQL20S400全国产化ARM核心模块

该款核心板的主芯片兼容XILINX的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、E
北京青翼科技·2023-10-17 06:55

【TES710D】基于复旦微的FMQL10S400全国产化ARM核心模块

该款核心板的主芯片兼容XILINX的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、E
北京青翼科技·2023-10-17 06:24

【TES720D】基于复旦微的FMQL20S400全国产化ARM核心模块

该款核心板的主芯片兼容XILINX的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、EMMC、
北京青翼科技·2023-10-11 13:40

一种超轻量级神经网络加速器实现

三验证网络模型：优化设计的YOLOV3FPGA硬件平台：ZYNQ7020性能：35FPS（150MHz）资源消耗7KLUT四参考文献[1]T
WEIKW·2023-10-10 22:50

zynq的uboot模式下TFTP更新bit、内核等文件

u-boot-xlnx-xilinx-v2018.3，可在https://github.com/Xilinx/u-boot-xlnx/tree/xilinx-v2018.3下载官方版本硬件为米联客MZ7XB，zynq7020
feitingfj·2023-09-17 12:55

Zynq7020 纯VHDL解码 MIPI 视频，4路图像缩放拼接输出，提供vivado工程源码和技术支持

目录1、前言免责声明2、我这里已有的MIPI编解码方案3、本MIPICSI2模块性能及其优越性4、详细设计方案设计原理框图OV5640摄像头及其配置D-PHY模块CSI-2-RX模块Bayer转RGB模块伽马矫正模块VDMA图像缓存VideoScaler图像缓存RGB转HDMI模块MIPID-PHY硬件方案5、vivado工程详解PL端FPGA硬件设计PS端SDK软件设计6、工程移植说明vivad
9527华安·2023-09-16 05:35

ZYNQ学习笔记PS部分【基本介绍】

Zynq的嵌入式开发流程XilinxZynqSoC是集成了FPGA和硬核处理器的特殊SoC，它与一般FPGA的最大不同就是自带了一个ARMCortex-A系列硬核，根据型号不同从A9到A53都有，对于ZYNQ7020
内 鬼·2023-09-11 04:25

ZYNQ的PL端口不利用DDR进行图像数据采集传输至其它地方

ZYNQ7020的PL板子上面没有DDR3，不能直接调用MIG的IP核用来缓存OV5640采集到的数据，看能不能换一种方案。
技术小董·2023-08-26 01:54

五、RGB实验(正点原子达芬奇Pro代码＞＞ZYNQ 7020代码移植)

RGB实验(正点原子达芬奇Pro代码＞＞ZYNQ7020代码移植)文章目录RGB实验(正点原子达芬奇Pro代码＞＞ZYNQ7020代码移植)前言一、本文目标二、移植步骤1.建立文件2.建立v文件1.lcd_rgb_colorbar2
技术小董·2023-08-26 01:53

基于zedboard（zynq7020）使用命令行（sysfs ）读取、控制AXI_GPIO开关、led和PS MIO

linuxgpio从内核空间导出到用户空间  petalinux在制作Linux系统时，会自动的将gpio从内核空间导出到用户空间，在用户空间下可以通过sysfs方式控制gpio；用户空间位置在/sys/class/gpio，在该文件夹下能看到gpiochipX，X代表gpio的base从那里开始。比如vivado设计用的axi-gpio地址时412000，经过空间导出到用户空间之后，gpioch
RyanLee90·2023-07-15 16:10

ZYNQ——PL端流水灯的实现

文章目录一、介绍二、代码编写三、引脚分配四、仿真分析五、添加ILAIP六、板上验证一、介绍本文介绍的是在ZYNQ7020黑金开发板上实现PL端流水灯的例子，开发板上PL端的LED灯总共有4个，在原理图中找到
西岸贤·2023-06-18 15:14

Zynq7020 AXI Video Direct Memory Access 裸板编程

以写为例子，A4为所一行需要的大小，由于输入进来的是yuv422，为两个字节。A8为到了这个大小的时候就会产生一个tlast信号。A0为收到这么多个tlast时就会在第二个缓冲区的起始地址。故这里只要写满一行就会有个tlast信号，写满720的时候就会到第二个缓冲区的起始地址去。intAxiVDMASelfTestExample(u16DeviceId){XAxiVdma_Config*Confi
smile_5me·2023-06-15 23:09

ZYNQ：【1】深入理解PS端的TTC定时器（Part1：原理+官方案例讲解）

本期带来的是有关ZYNQ7020的内容，我们知道ZYNQ作为一款具有硬核的SOC，PS端很强大，可以更加便捷地实现一些算法验证。
Alex-YiWang·2023-04-17 10:45

在IMX8MM上实现RPMSG通讯

一、rpmsg-lite与open-amp的区别笔者曾在zynq7020中使用过RPMSG,7020为双核A9，实现双核通讯时采用open-amp实现（基于vitis提供的库函数），而在IMX8MM这里我们实现的是四核
banglezyl·2023-04-08 12:58

ZYNQ7020系列——PLL学习

主要是PLL内部结构的知识：32个BUFG，上下各16个，划分为ClockRegion，每个块的时钟就是BUFR。BUFG可以通过ClockBackbone到达任意一个ClockRegion，以及通过HROW到达ClockRegion内部的每个时钟单元，路径延时低。当使用逻辑资源多时，必须使用BUFG，少的时候可以用BUFR。BUFH只能通过HROW在左右相邻的时钟域工作。BUFMR可以工作在相邻
一只活蹦乱跳的大鲤鱼·2023-04-02 19:31

ZYNQ7020 Soc最小系统创建及测试

1ZynqSOC最小系统即是DDR+arm2为方便测试，添加UART测试模块，结构图如图3创建vivado工程4创建IP（1）单击IPINTEGRATOR——CreateBlockDesign，输入system（2）单击“+”号添加IP（3）添加进来了ZYNQCPUIP，然后单击RunBlockAutomation，直接单击OK。注意：RunBlockAutomation简单情况可以点击使用，复杂
硬是要得·2023-04-02 19:27

复旦微ZYNQ7020全国产替代方案设计

现在国产化进度赶人，进口的芯片只做了个功能验证，马上就要换上国产的。国内现在已经做出来zynq的只有复旦微一家，已经在研制的有上海安路，还有成都华微（不排除深圳国威也在做，毕竟这个市场潜力很大）。使用场景在哪里首先明确一点，Zynq这类ARM+FPGA的异构SOC芯片绝不适用于低成本方案，为什么？使用这类芯片几乎都需要配套DDR3，一片DDR3的价格大概在一百元，这还是进口的价格，国产的更贵；只要
深圳信迈科技DSP+ARM+FPGA·2023-04-02 18:47

Xinlinx zynq7020国产替代 FMQL20S400 全国产化 ARM 核心板+扩展板

TES720D是一款基于FMQL20S400的全国产化核心模块。该核心模块将FMQL20S400（兼容FMQL10S400）的最小系统集成在了一个50*70mm的核心板上，可以作为一个核心模块，进行功能性扩展，特别是用在控制领域，可以发挥其独特的优势。该款核心板的主芯片兼容XC7Z020或XC7Z010系列FPGA。核心板上布了DDR3SDRAM、EMMC、SPIFLASH、以太网PHY芯片等。通
F_white·2023-04-02 12:52

zynq7020使用hdl库

使用环境：ubuntu18.04vivado2019.2ZYNQ7020adau1761由于zynq7020使用ADAU1761需要使用hdl库里的axi_i2s_adiip核．切到这个仓库分支版本的最高分支
qq_28219531·2023-01-31 07:46

yolov3-tiny神经网络FPGA（ZYNQ7020）实现

本文介绍使用ZYNQ实现yolov3-tiny，下图为ZYNQ上ARM与FPGA交互框图：通过HLS将设计得每层网络进行封装IP核，在vivado进行调用：下图为theconvolution,accumulation,maxpooling,upsampleandyoloblocks之间得连接。下图为vivado上设计block框图：
QQ_778132974·2023-01-23 14:59

【ZYNQ】从入门到秃头09 DDS IP 数字波形合成（基于ALINX 7020 && AN108）

文章目录高速AD/DA简介数模转换（DA）电路模数转换（AD）电路ADDA模块硬件电路ADDA模块引脚定义ZYNQ7020接口电路ADDA程序设计例化ROM生成COE例化ROM例化ILA代码顶层模块DA
“逛丢一只鞋”·2022-12-17 11:49

ZYNQ7020 实现UDP 通信（一）一次传输发送1MB的数据

ZYNQ7020实现UDP通信（一）项目参考学会Zynq（14）UDP发送HelloWorld本文章在上述完整代码基础上实现：原代码输出——helloworld，一个字符串本代码输出——1MByte数据
ZZYNDY·2022-11-26 18:02

XLINX项目之基于ZYNQ7020的健康码识别系统

基于ZYNQ7020的健康码识别系统通过OV5640摄像头，从PL侧采集RGB图像数据，经过使用HLS工具综合出的图像处理IP，实现彩色图像的高斯滤波，去除图像噪声，并将处理后的图像通过VDMA保存到DDR
Jassica bea·2022-11-25 09:17

FPGA图像处理 —— fpga实现cameralink接口图像传输

摘要本文利用zynq7020芯片实现了cameralink接口时序控制，将自制的测试采图上传至PC端上位机进行显示。其中，图片格式为1280@720P大小的的RGB888彩色图条。
老王学FPGA·2022-11-24 09:31

Xinlinx zynq7010国产替代 FMQL10S400 全国产化 ARM 核心板+扩展板

该款核心板的主芯片兼容XILINX的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、EMMC、SPIFLASH、以太网P
F_white·2022-07-20 13:10

视频图像识别——基于ZYNQ7020的低成本低功耗嵌入式AI计算模组

基于ZYNQ7020的低成本低功耗嵌入式AI计算模组1产品概述BHR-AI-HX-M1，内嵌EMBEDEEPEEP-TPUAI处理核，针对嵌入式端末场景应用开发而定制的模组产品。
weixin_44246466·2022-07-20 07:28

在ZYNQ7020上学习ARM架构（1）——练习指令集

但是官方的开发软件是收费的同时使用的还是模拟器，而我手边正好有搭载ARMCortex-A9的ZYNQ7020，就直接在ZYNQ上练习好了。
从心开始woo·2022-07-07 14:32

ZYNQ 串口持续触发 TX FIFO EMPTY中断 XUARTPS_IXR_TXEMPTY

TXFIFOEMPTY中断（XUARTPS_IXR_TXEMPTY）问题描述：产生原因：解决办法：1.ZYNQ串口持续触发TXFIFOEMPTY中断（XUARTPS_IXR_TXEMPTY）问题描述：ZYNQ7020
MystKevin·2021-04-16 15:22
上一页 1 2 3 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他