cpld

电子信息专业学生，出来之后要干什么呢?（转）

从事单片机（8位的8051系列、32位的ARM系列等等）、FPGA(CPLD)、数字逻辑电路、微机接口(串口、并口、USB、PCI)的开发，更高的要求会写驱动程序、会写底层应用程序。
xiahouzuoxin·2013-10-23 11:00

CPLD/FPGA厂商概述 .

目前世界上有十几家生产CPLD/FPGA的公司，最大的三家是：ALTERA，XILINX，Lattice，其中ALTERA和XILINX占有了60%以上的市场份额。1。
mao0514·2013-10-09 16:00

2013电子信息工程专业就业方向

从事单片机（8位的8051系列、32位的ARM系列等等）、FPGA(CPLD)、数字逻辑电路、微机接口(串口、并口、USB、PCI)的开发，更高的要求会写驱动程序、会写底层应用程序。
孤_旅·2013-09-22 08:38

标题：FPGA与CPLD的区别

标题：FPGA与CPLD的区别2007-12-1611:53:36尽管FPGA和CPLD都是可编程ASIC器件,有很多共同特点,但由于CPLD和FPGA结构上的差异,具有各自的特点: ①CPLD更适合完成各种算法和组合逻辑
lijiatong1005·2013-09-18 17:00

承接嵌入式设计项目

FPGA/CPLD设计3. 嵌入式硬件设计4. Davinci系列系统移植以及驱动设计5. CODEC ENGINE算法移植6. 板卡测试方案设计7. 技术攻关8. 
exptia·2013-07-20 21:02

其实我不是程序员

画画PCB，改改CPLD，自己还是想学点东西的，于是下了个keilC，练了几个小汇编。工作比较闲的情况下，硬件不好练手，自己设计出来的电路图，没可能公司帮你出钱制版。
teddy99999·2013-07-20 09:00

从uboot开始恢复JunOS

从u-boot恢复 BRANCH SRX由于BRANCH SRX没有可以插拔的CF卡，并且使用CPLD引导系统，所以BRANCH拥有特殊的启动顺序：u-boot -> loader -> system 
blockeye·2013-06-18 23:21

从uboot开始恢复JunOS

从u-boot恢复BRANCHSRX由于BRANCHSRX没有可以插拔的CF卡，并且使用CPLD引导系统，所以BRANCH拥有特殊的启动顺序：u-boot->loader->systemsoftware
blockeye·2013-06-18 23:21

20130607 近期遇到的SPI问题及分析

启用ARM与CPLD在一块板子上的开
bao_jinyu·2013-06-07 20:00

20130527 进度汇报 & CPLD

CPLD朝着低功耗方向发展，而FPGA则向着高性能方向发展。二者的发展理念上有差异，并没有简单的优劣之分。
bao_jinyu·2013-05-27 16:00

LCD 驱动调试log

mail:bookworepeng@Hotmail.comqq:196568501author:DriveMonkey承接各类嵌入式外包项目（fpga,cpld，原理图，pcb，抄板，linux,wince
peng654321·2013-04-19 09:00

用STM32内置的高速ADC实现简易示波器

content/10/0912/09/1188581_53024390.shtml做一个数字采样示波器一直是我长久以来的愿望，不过毕竟这个目标难度比较大，涉及的方面实在太多，模拟前端电路、高速ADC、单片机、CPLD
xqhrs232·2013-04-14 11:00

什么是cae 封装

当然你可以把六个画在一起，但是人家是单独画的，所以，就是有6个同样的逻辑功能，6个同类型的cae图标（或者6个同样的逻辑功能）再比如自定义的gal，cpld，这些，可能有好几个不同的功能，比如串并转换，
flymachine·2012-11-29 20:00

FPGA学习手记（三）准备工作-和谐ModuleSim10.0（已验证至10.0c）

ModelSim作为仿真利器，是做CPLD和FPGA不可或缺的一款软件。在进行仿真之前，先要说说和谐安装的问题。
风行雪舞·2012-11-28 10:00

FPGA学习手记（一） FPGA入门及建立FPGA开发环境

此后将目光投向ARM，并一直在学习或参与基于各种MCU的设计，学习CPLD/FPGA的设想就一直仅作为设想而搁置一旁。后来临末之时，突然又起了兴趣。这一方面是将来必然要涉及更
风行雪舞·2012-11-28 10:00

四种常用FPGA/CPLD设计思想与技巧

本文讨论的四种常用FPGA/CPLD设计思想与技巧：乒乓操作、串并转换、流水线操作、数据接口同步化，都是FPGA/CPLD逻辑设计的内在规律的体现，合理地采用这些设计思想能在FPGA/CPLD设计工作种取得事半功倍的效果
kjackking·2012-11-22 16:00

FPGA/CPLD设计的几个常用技巧

FPGA/CPLD的设计思想与技巧是一个非常大的话题，由于篇幅所限，本文仅介绍一些常用的设计思想与技巧，包括乒乓球操作、串并转换、流水线操作和数据接口的同步方法。
kjackking·2012-11-21 14:00

Quartus II自动添加管脚分配的方法

对CPLD大量管脚进行分配是件头疼的事情。在PinPlanner里逐一添加比较麻烦。或者布线改动较多时需要逐一修改。
minidick·2012-10-27 08:29

Ubuntu 10.04下搭建FPGA/CPLD开发环境：Quartus II 9.1

一、简介QuartusII是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（AlteraHardwareDescriptionLanguage）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。QuartusII可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善的
yuyin86·2012-10-13 14:00

DSP之外部设备连接接口之EMIF

SDRAM、SBSRAM、Flash、SRAM存储器等，外部存储器接口还可以同外部并行设备进行连接，这些设备包括并行A/D、D/A转换器、具有异步并行接口的专用芯片，并可以通过外部存储器接口同FPGA、CPLD
Eason.wxd·2012-08-15 16:25

DSP之外部设备连接接口之EMIF

SDRAM、SBSRAM、Flash、SRAM存储器等，外部存储器接口还可以同外部并行设备进行连接，这些设备包括并行A/D、D/A转换器、具有异步并行接口的专用芯片，并可以通过外部存储器接口同FPGA、CPLD
App_12062011·2012-08-15 16:00

深入浅出FPGA-8-FPGA/CPLD数字电路设计经验分享

摘要：在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。关键词：FPGA 数字电路 时序 时延路径 建立时间 保持时间1 数字电路设
rill_zhen·2012-08-13 22:00

74LS138用作地址译码器

如果不使用CPLD或者FPGA作为地址译码器，那么74LS138芯片会是一个很好的选择。74LS138的A、B、C产生8位低电平有效的输出Y0-Y7，每个输出连接到存储器的CS端。
aijuans3·2012-08-11 22:00

74LS138用作地址译码器

如果不使用CPLD或者FPGA作为地址译码器，那么74LS138芯片会是一个很好的选择。74LS138的A、B、C产生8位低电平有效的输出Y0-Y7，每个输出连接到存储器的CS端。
rongdeguoqian·2012-08-11 20:00

CPLD+SRAM+MCU+LCD 项目小结

这两天起早摸黑两个人的力量总算把这个项目搞定了，其实主要做的就是我的CPLD这一块，这都是第三周末了，算是实实在在的第一个自己的项目吧。
zmq5411·2012-07-23 09:00

DM6437烧写总结

从原理图可以知道，flash的控制信号线CE/OE/WE都是连接与板子上面的CPLD，如需要控制读写，还要参看flash的datasheet来了解其
yuyin86·2012-06-18 20:00

Pcie调试笔记5_30_20:00

不对界的结果是数据不能全部返回，比如DMA读4KB的数据量，总是有一个cpld无法返回。cpld长度
God_s_apple·2012-06-04 10:36

Pcie调试笔记5_30_20:00

不对界的结果是数据不能全部返回，比如DMA读4KB的数据量，总是有一个cpld无法返回。cpld长度
christne1225i·2012-06-04 10:00

603D - DSP硬件学习

CPU结构（了解）、中断、EMIF、HPI、GPIO、SPI、Timer、供电方式、时钟n 了解DSP互连的存储器：SDRAM、FLASH、FIFO、双口RAM、SDSRAM等（不需深入研究）n 了解CPLD
zcreation·2012-06-03 22:33

Xilinx和Altera的产品——转

对于FPGA、CPLD不同的厂家叫法不同，Xilinx把基于查找表、SRAM工艺、要求外挂配置用EEPROM的PLD叫FPGA，把基于乘积相、FLASH（类EEPROM）工艺的PLD叫CPLD。
CY0904030105·2012-05-24 17:00

FPGA\CPLD设计学习笔记

1、硬件设计基本原则(1)、速度与面积平衡和互换原则：一个设计如果时序余量较大，所能跑的频率远高于设计要求，能可以通过模块复用来减少整个设计消耗的芯片面积，这就是用速度优势换面积的节约；反之，如果一个设计的时序要求很高，普通方法达不到设计频率，那么可以通过数据流串并转换，并行复制多个操作模块，对整个设计采用“乒乓操作”和“串并转换”的思想进行处理，在芯片输出模块处再对数据进行“并串转换”。从而实现
CY0904030105·2012-05-11 16:00

Spartan-3E Starter Kit 出厂例程修改与编译

emouse 手头有个Spartan-3EStarterKit的板子，三年了，一直没功夫搞，昨天实验室停电回到宿舍，只有这个板子在身边，其他板子都在实验室，所以决定用一下，之前用的都是Altera的FPGA和CPLD
haozi_1989·2012-05-10 11:00

CPLD/FPGA/Verilog_vga时序参考

      Verticaltiminginformation  垂直扫描时序  根据上面的水平和垂直扫描时序可以分析显示800x600模式，FPGA系统时钟采用Spartan-3EStarterKit板上的50MHz的有源晶振。为了显示器显示效果好，采用刷新频率为72Hz。以下以系统时钟频率为50MHz，显示器显示800x600模式为例分析水平扫描和垂直扫描时序：系统时钟周期为1/50MHz=2
yangtalent1206·2012-05-07 14:00

CPLD/FPGA/Verilog_如何写代码减少逻辑单元的使用数量

如何写代码减少逻辑单元的使用数量工作中遇到的问题，芯片级的资源有限制，没办法只能改进逻辑单元综合电路逻辑。一....尽量不要使用"大于""小于"这样的判断语句,这样会明显增加使用的逻辑单元数量.看一下报告,资源使用差别很大.    例程:always@(posedgeclk)  begin   count1=count1+1;  if(count1==10000000)    feng=1;   
yangtalent1206·2012-05-07 14:00

FPGA与CPLD的区别

系统的比较,与大家共享：尽管ＦＰＧＡ和ＣＰＬＤ都是可编程ＡＳＩＣ器件,有很多共同特点,但由于ＣＰＬＤ和ＦＰＧＡ结构上的差异,具有各自的特点:①ＣＰＬＤ更适合完成各种算法和组合逻辑,ＦＰＧＡ更适合于完成时序逻辑。换句话说,ＦＰＧＡ更适合于触发器丰富的结构,而ＣＰＬＤ更适合于触发器有限而乘积项丰富的结构。②ＣＰＬＤ的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而ＦＰＧＡ的分段式布线结构决定了其
softn·2012-05-02 16:00

什么是CPLD

CPLD（ComplexProgrammableLogicDevice）是ComplexPLD的简称,一种较PLD为复杂的逻辑元件。CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。
softn·2012-05-02 16:00

ASIC、SOC

目前用CPLD（复杂可编程逻辑器件）和FPGA（现场可编程逻辑阵列）来进行ASIC设计是最为流行的方式之一，它们的共性是都具有用户现场可编程特性，都支持边界扫描技术，但两者在集成度、速度以及编程方式上具有各自的特点
macrossdzh·2012-04-27 23:00

创建组件并添加到系统设计中

ARM9开发社区ARM技术论坛,嵌入式linux开发板,wince开发板,s3c2440开发板,s3c2410开发板,ARM9开发板,三星2440开发板,三星2410开发板,intelPXA270开发板,cpld
wocao1226·2012-02-16 17:00

电子专业所学的软件

对于我们专业来讲，学单片机需要学C语言，学Keil、WAVE、IAR、ICC、MPLAB软件的使用，学汇编语言；在用到上位机界面编程时，需要学C++、VC++、VB语言等；用CPLD/FPGA/SOPC
msephd·2012-01-29 11:00

电子信息专业就业方向及薪水

从事单片机（8位的8051系列、32位的ARM系列等等）、FPGA(CPLD)、数字逻辑电路、微机接口(串口、并口、USB、PCI)的开发，更高的要求会写驱动程序、会写底层应用程序。
msephd·2012-01-26 13:00

什么叫isp下载技术

无论在单片机上，还是在CPLD/FPGA上都得到了广泛的应用，ISP技术是未来发展方向！   回忆下传统的编程方式，举设计单片机系统为例，如果想要对单片机编程序，必须要把单片机先从电路板上取下来，
delphi308·2012-01-09 14:00

线卡与主控板版本管理及加载

CPLD升级，最为关键的就是擦除CPLD原有内容并写入新内容，从安全方面的
hjffly·2012-01-08 10:00

FPGA\CPLD设计学习笔记

 1、硬件设计基本原则(1)、速度与面积平衡和互换原则：一个设计如果时序余量较大，所能跑的频率远高于设计要求，能可以通过模块复用来减少整个设计消耗的芯片面积，这就是用速度优势换面积的节约；反之，如果一个设计的时序要求很高，普通方法达不到设计频率，那么可以通过数据流串并转换，并行复制多个操作模块，对整个设计采用“乒乓操作”和“串并转换”的思想进行处理，在芯片输出模块处再对数据进行“并串转换”。从而实
chepwavege·2011-12-14 13:00

CPLD--verilog

 notNotGate[1:0](KEY_N,KEY);  //数组引用实例 系统原语一般都在       安装目录/libraries>primitives>logic 下，   格式： 实例名  例化名（output[...] ,input[...]）
chepwavege·2011-12-14 11:00

CPLD--HDL (1)

 moduleLightLed2(LED);      output [7:0]LED;           reg        [7:0]LED;         always                     //过程块连续赋值   begin       LED=8'b01010101; //输出LED的状态0x55   endendmodule   moduleLightLed(L
chepwavege·2011-12-13 10:00

FPGA速度等级问题（Speed Grade）

===============FPGA的速度等级（speed grade）（1）XILINX公司FPGASpartan3E系列XC3S500E速度等级为4.但一直不知道是什么意思.通过学习知道,(1)CPLD
jbb0523·2011-11-28 12:00

[资料].Altera FPGA/CPLD Allegro原理图库

http://www.altera.com.cn/download/board-layout-test/pcb/pcb-cadence.html 1.Allegro的用户可以直接使用。2.AltiumDesigner的用户需要先在电脑上安装Cadence软件，然后使用AD导入。
_安德鲁·2011-11-09 11:00

CPLD和FPGA的区别（2）

   可编程逻辑器件主要包括FPGA和CPLD，FPGA是FieldProgrammableGateArray缩写，CPLD是ComplexPromrammableLogicDevice的缩写。   
will7451·2011-10-05 20:00

FPGA与CPLD的区别

CPLD是复杂可变成逻辑器件的简称。
will7451·2011-10-05 20:00

XBOX360告破

技术宅们发现通过模拟reset时序有一定几率(25%)可使固化在芯片内部的bootloader(1bl)在加载NAND的bootloader(2bl)时绕过对其安全性校验，并通过一个xilinx的CPLD
jerryutscn·2011-08-29 22:00
上一页 4 5 6 7 8 9 10 11 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他