E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
hdlbits
Verilog专题(一)Vectors
对于verilog的学习,大概分两步,第一步先看书了解基本语法,语法书基本上大同小异,看一本就好了;第二步就是编程实现了,这里推荐一个比较好的实践网站
HDLBits
:https://
hdlbits
.01xz.net
Andy_ICer
·
2020-08-04 11:13
HDLBits_Verilog
Verilog中关于for与generate for用法和区别的一点愚见
还是举这个例子:https://
hdlbits
.01xz.net/wiki/VectorrGivenan8-bitinputvector[7:0],reverse
李锐博恩
·
2020-07-14 05:48
Verilog/FPGA
实用总结区
Verilog专题(十七)线性反馈移位寄存器(LFSR)
HDLBits
网址:https://
hdlbits
.01xz.net/wiki/Main_Page前言移位寄存器是产生信号和序列的常用设备,它分为线性和非线性两大类。
Andy_ICer
·
2020-07-09 10:10
HDLBits_Verilog
HDLBits
刷题合集—6 More Verilog Features
HDLBits
刷题合集—6MoreVerilogFeaturesHDLBits-37ConditionalternaryoperatorProblemStatementVerilog也有像C语言一样的三元条件运算符
HDLBits
·
2020-07-04 05:38
hdlbits
练习汇总
网址如下:https://
hdlbits
.01xz.net/wiki/从basics开始对提交的答案进行汇总。
wangbowj123
·
2020-06-27 12:29
FPGA硬件设计
如何实现一个带双边沿检测的触发器
这是一道
HDLBits
上面的题目(Probelm97Dual-edgetriggeredflip-flop)。目的是实现一个带双边沿检测的触发器。
wangbowj123
·
2020-06-27 12:29
FPGA硬件设计
Exams/m2014 q4k_
hdlbits
moduletop_module(inputclk,inputresetn,//synchronousresetinputin,outputout);reg[3:1]q;always@(posedgeclk)beginif(~resetn){q,out}<=4'b0;elsebegin//q[3]<=in;//q[2]<=q[3];//q[1]<=q[2];//out<=q[1];{q,out}<
anbncn1234
·
2020-06-22 14:47
verilog
上一页
6
7
8
9
10
11
12
13
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他