mii

MII、RMII、GMII接口的详细介绍

概述：MII(MediaIndependentInterface(介质无关接口)或称为媒体独立接口，它是IEEE-802.3定义的以太网行业标准。它包括一个数据接口和一个MAC和PHY之间的管理接口。
ymj321·2020-07-06 11:50

基于FPGA+RTL8201的ARP实现（三）

基于FPGA+RTL8201的ARP实现（三）接上文~~~详细介绍下程序结构:AUTO_ARP这个模块是程序的顶层，除了系统时钟和复位外，剩下的就是和PHY芯片RTL8201的MII接口了，分为收发两部分
always#·2020-07-06 10:05

杭电oj1002解题

A+BProblemIITimeLimit:2000/1000MS(Java/Others)MemoryLimit:65536/32768K(Java/Others)TotalSubmission(s)
xtulollipop·2020-07-06 09:42

[玩转算法]对撞指针

167TwoSumII-Inputarrayissorted给定一个有序整型数组和一个整数target,在其中寻找两个元素，使其和为target。返回这两个数的索引。
丫就是熊个猫猫·2020-07-06 08:36

24端口以太网FPGA的开发板

端口10/100/1000M以太网数据；FPGA外挂4Gbit的DDR3颗粒，最大支持800MHz；板载CPU进行系统配置、管理，并与客户端软件通信；板载CPU与FPGA之间通过100M以太网（RMII
孙晓志·2020-07-06 06:21

STM32CubeMx + LWIP（实现UDP组播/MQTT/热插拔）系列 一 ----- CubeMx配置

具体：MCU是STM32F107，PHY为DP83848，接口为RMII。若使用其他芯片，只可作为参考。时钟配置DP83848使用的时钟来源为MCU提供。DP83848可支持10M/100M的线速。
Moliam!·2020-07-06 06:49

PYNQ-Z2(六)理解pynq是如何用的

这意味着HDMI接口需要由可编程逻辑中的HDMIIP控制。在官方的PYNQ框架中，HDMIIP连接到PSDRAM，视频数据流可以从HDMI传输到内存，也可以
果乐果香·2020-07-06 02:39

STM32F4+FreeRTOS+FreeRTosTcpIp移植教程

选了一款淘宝上的以太网模块，内置芯片就是DP83848，只提供RMII接口（mac和phy的通信方式），自带50M振晶（所以不需要stm32P
洋可可·2020-07-06 01:36

6-基于TMS320C6678、FPGA XC5VLX110T的6U CPCI 8路光纤信号处理卡

包含PCI接口、GMII的以太网接口、NorFlash接口、8路SFP光纤，4路RS232。可用于软件无线电系统，基
weixin_34281477·2020-07-06 01:36

基于FPGA的以太网MII接口扩展设计与实现

摘要：本文介绍了基于FPGA、功能经过扩展的以太网MII接口的硬件实现方法。硬件结构上由控制信号模块、分频器、异步FIFO缓冲和4b/5b编×××4个部分组成。
weixin_34221332·2020-07-06 00:05

工信部：关于印发《工业控制系统信息安全防护指南》的通知

【转载自：http://www.miit.gov.cn/n1146295/n1146592/n3917132/n4062056/c5338092/content.html】为贯彻落实《国务院关于深化制造业与互联网融合发展的指导意见
weixin_33812433·2020-07-05 23:48

STM32—LAN8720学习

LAN8720是低功耗的10/100M以太网PHY层芯片，LAN8720支持通过RMII接口与以太网MAC层通信，内置10-BASE-T/100BASE-TX全双工传输模块，以下是其特点：1、支持RMII
weixin_30619101·2020-07-05 21:05

RGMII,MII,GMI接口 分类： 生活百科 ...

简介RGMII（ReducedGigabitMediaIndependentInterface）是ReducedGMII（吉比特介质独立接口）。
weixin_30488313·2020-07-05 21:20

STM32CubeMX_以太网_RMII_LwIP_UDP

文章目录前言RMIISTM32CubeMX新建F767工程ETH配置LwIP配置生成代码UDP_ECHOSERVER工程代码微信公众号前言STM32CubeMX_环境搭建_GPIO_外部中断STM32CubeMX
weifengdq·2020-07-05 20:22

RGMII约束实例（转载）

##Copyright(C)1991-2011AlteraCorporation##YouruseofAlteraCorporation'sdesigntools,logicfunctions##andothersoftwareandtools,anditsAMPPpartnerlogic##functions,andanyoutputfilesanyoftheforegoing##(includ
wangyanchao151·2020-07-05 19:43

HDU 4734

比赛的时候先写了个裸的数位dpT掉了，然后加加剪枝过了#include#includeusingnamespacestd;intlen,lim;intnum[20],mi[20],mii[20];intdp
Benzema67·2020-07-05 19:21

MII、GMII、RMII、SGMII、XGMII、XAUI、Interlaken

MII即媒体独立接口，也叫介质无关接口。它是IEEE-802.3定义的以太网行业标准。它包括一个数据接口，以及一个MAC和PHY之间的管理接口(图1)。
FPGA难得一P·2020-07-05 19:50

python3 random模块操作

#-*-coding:utf-8-*-#Author:EvanMiimportrandom#产生一个>=0并且=1并且<=3的随机整数print(random.randint(1,3))#从1开始进行随机次数的
萝卜地里的兔子·2020-07-05 17:42

以太网PHY是什么?

PHY是物理接口收发器,它实现物理层.IEEE-802.3标准定义了以太网PHY.包括MII/GMII(介质独立接口)子层,PCS(物理编码子层),PMA(物理介质附加)子层,PMD(物理介质相关)子层
乔克sw·2020-07-05 17:49

以太网ethernet MAC RGMII的一点总结

rgmii即reduceGigabitMII。reducepin数量，是通过双边沿采样实现的类比miirmiig
亓磊·2020-07-05 16:09

NYOJ103 A+BProblemII（大整数加法）

NYOJ103特别值得注意的一点：在求本位和进位位时的顺序问题。因为要计算一个大数的位数，所以max的计算影响了他们的顺序。#include#include#includecharA[1005],B[1005];intN;inta[1005],b[1005],sum[1005];voidbigmulty_add();//charA[],charB[],inta[],intb[],intsum[]i
静-静的雪·2020-07-05 16:01

xilinx 以太网验证方案简介

说明：基于Microblaze+Lwip+perf建立测试工程验证以太网通信以太网接口：MII/RMII/GMII/RGMII/SGMII(本次主要使用MII/RMII接口)--------------
时光-易逝·2020-07-05 16:42

xilinx mii to rmii核使用

在使用AXI1G/2.5GEthernetSubsystem若要使用rmii接口的phy则需要使用xilinxmiitormii的ip核，如下图：需要说明：rmii接口的时钟系统和mii接口并不一样，rmii
时光-易逝·2020-07-05 16:09

nginx pathinfo优雅实现

location/{indexindex.htmlindex.htmiindex.php;try_files$uri$uri//index.php$uri?
麦田348462402·2020-07-05 15:28

STM32F4 LWIP UDP Demo

基于LWIP的UDP实例本工程硬件基于STM32F429+LAN8720A外设，使用RMII通信接口。工程由STM32CUBEMX直接生成。代码主要使用的是ST官方例程。
子瓜云鬼·2020-07-05 15:55

网站各类备案方法指引

具体ICP备案网站：工业和信息化部ICP/IP地址/域名信息备案管理系统（http://beian.miit.go
dongji2011·2020-07-05 14:58

千兆以太网的物理层

、物理介质连接子层PMA（PhysicalMediumAttachment）和物理介质相关子层PMD（PhysicalMediumDependent）三层其中PCS子层负责8b10b编码，它可以把从GMII
tangtang_yue·2020-07-05 14:54

DDR2 sodimm + Flash + Triple-Speed Ethernet + IO in nios

TSE采用10/100/1000BASESGMII模式。webserver模板运行顺利。
蜗牛爬珠峰·2020-07-05 13:12

6U VPX SRIO交换板

6UVPXSRIO交换板泛腾科技高性能6UVPXSRIO交换板由5片CPS1848组成,背板提供19路4xSRIOport，支持20路SGMII/1000Base-x千兆网口和1路1000base-T千兆网口
sdbyus·2020-07-05 11:34

MII、RMII、GMII接口的详细介绍

概述：MII(MediaIndependentInterface(介质无关接口)或称为媒体独立接口，它是IEEE-802.3定义的以太网行业标准。它包括一个数据接口和一个MAC和PHY之间的管理接口。
reille·2020-07-05 10:32

88E1111 100BASE-T百兆工程(part1)

使用的接口主要为：S_OUT±,S_IN±，SD±二.MACInterface首先他支持GMII/MII，RGMII/ModifiedMII以及serial
qq_43222996·2020-07-05 09:39

88E1111 100BASE-T百兆工程(part2--完)

88E1111GMII接口配置百兆前言：手册传送门即相关资料传送门：链接：https://pan.baidu.com/s/1dEaDiZVVWWHNvvQkHPXgVw提取码：ca5w上一篇博客介绍了88E1111
qq_43222996·2020-07-05 09:39

瑞芯微RK3399性能及主板方案设计介绍

性能特点：VS-RK3399支持三个系统，一个Android7.1，一个是debian9系统，一个Ubuntu16.04的64位系统，android双屏双触摸功能，双屏同显或异显，及双操作系统支持，高清HDMiin
qq_42792038·2020-07-05 09:59

海思Hi3516CV500 LCD输出说明

Function)RBExchangeInsidetheVDPNONOYESYESMISCRegistersinReverseOrderNOYESNOYESGPIO0_6LCD_CLKCLKCLKCLKCLKRMII_CLKLCD_HSYNCHSYNCHSYNCHSYNCHSYNCRMI
qq_42792038·2020-07-05 09:27

IIC控制设计读写EEPROM

IIC控制设计本博文完全参考小梅哥（下面是链接）IIC协议详解+Uart串口读写EEPROMIIC模块是比较好理解，但个人觉得比较难实现。这里的读为随机读数据，即自己可以指定读取那一个数据。
ty_xiumud·2020-07-05 08:57

RGMII自适应网络数据的处理方式

一、RGMII简单说明RGMII实际上是是简化版的GMII，时钟频率依旧是125MHz，为了保持1000Mbps的传输速率不变，在时钟的上升沿和下降沿都采样数据，在参考时钟的上升沿处理GMII接口中的TXD
JOY_shiyue·2020-07-05 06:39

winform内嵌unity（一.相互传参）

版本（尝试unity2018webgl发布更改webbrowser或webview内核均失败告终，无奈使用低版本）unity5.0下载地址：https://pan.baidu.com/s/1B3-bPMIIIHc_u9AdVjk02w
allen_swj·2020-07-05 05:46

RK3288_Android7.1调试以太网ethernet

MAC和PHY通过MII接口传输以太网数据，通过MDIO接口访问PHY的配置寄存器。P
只是一些暗恋而已·2020-07-05 04:49

ESP32-CAM获取的图像显示在OLED上面

 把ESP32-cam获取的数据显示在0.96inch的OLED上面如下图：IIC-SSD1306ESP32-camIIC引脚：SCL：PIN14SDA：PIN15#include"esp_camera.h
liefyuan·2020-07-05 04:29

FPGA之以太网ARP发送

1代码段自己编写的代码段如下moduleeth_send(inputrstn,//MIIinputmii_tx_clk,outputmii_tx_en,//outputmii_tx_error
hlc0015·2020-07-05 02:09

PL通过EMIO方式外接PHY芯片的实验

首先设置EMIO方式引出ETHE1之后我们看到ZYNQ模块生长出了GMII接口如下图：主要是三部分：1，左边的ENET1_EXT_INITN是外部中断的输入。
mcupro·2020-07-05 00:32

这只猫在剪指甲的时候，会很乖，让人感觉它好像灵魂出窍了！

喵：我当时害怕极了by/Twitter/omii2019按下图二维码，关注大爱猫咪控来撩猫哥愿点「在看」的帅哥美女，天天有猫撸↓↓↓
大爱猫咪控·2020-07-05 00:00

FPGA实现低高速接口更新说明

05、基于FPGA实现RGMII接口；已实现，待更新。06、基于FPGA实现QSGMII接口；已实现，待更新。07、基于FPGA实现SRIO接口；已实现，待更新。08、基于FPGA实现DD
宁静致远dream·2020-07-04 23:06

宁波市第三届网络安全大赛赛前训练-writeup

WebDreamII用PUT方法发送一个message得到flagWelcome源码注释和http响应头里面藏有flagCodePhp源码中发现code.txt经典md5了，payload?
秋风瑟瑟...·2020-07-04 23:56

NYOJ 103 A+B Problem II（附带题目翻译）

A+BProblemII时间限制：3000ms|内存限制：65535KB难度：3描述Ihaveaverysimpleproblemforyou.GiventwointegersAandB,yourjobistocalculatetheSumofA
楠先生·2020-07-04 22:47

CubeMX 创建STM32F407 + DP83848 + FreeRTOS +lwIP工程

CubeMX创建STM32F407+DP83848+FreeRTOS+lwIP工程最近在有项目使用STM32F407MII接口驱动PHY芯片DP83848,而且使用cubemx配置。
攻城狮在睡觉·2020-07-04 21:56

【基础技能】Linux PHY驱动调试方法

linuxPhyDriverSTEP1准备硬件环境1.开发环境，可以修改内核代码，编译2.硬件开发板，可以进入系统调试，可以传送代码（常用的ADB打通即可）3.PHY芯片，最好是贴在开发板上，如果飞线，对走线信号要求非常高（尤其是SGMII
lee790608·2020-07-04 21:15

Cyclone v器件关键参数

memory：（1）MLAB生成的memory；（2）内嵌的M10K模块从锁相环生成memory所需要的时钟（50％占空比）经过全局时钟网络连接到memory,memory能跑的最高频率如下：5、RGMII
huan09900990·2020-07-04 18:19

UTMI+/ULPI

UTMIUSB2.0TransceiverMacrocellInteracedefinesaninterfacebetweentwoIPblocks:theUSBTransceiverMacrocell(IP)andtheUSBLinklayer(SIE).TheUTMIinterfaceprovidesfunctionalityforUSBpe
拿破仑的海阔天空·2020-07-04 17:52

FPGA实现千兆网UDP通讯-1

协议的数据+需传输数据--》IP协议的数据+UDP协议的数据+需传输数据--》前导码+MAC协议的数据+IP协议的数据+UDP协议的数据+需传输数据--》在RJ45可以量到的波形数据链路层到PHY之间的MII
followless·2020-07-04 15:06
上一页 24 25 26 27 28 29 30 31 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他