reTimer

端口乱序调试

当仪表和设备对接时，端口错序了怎么定位，首先是软件定位，后面硬件改动，那么怎么定位呢查看下面的简化图，设备通过retimer芯片和模块对接，模块后面接仪表。
陌上花开缓缓归以·2023-12-27 20:45

PCIe Retimer之Execution Mode Link Equalization

LinkEqualization当Retimer处于ExecutionMode下的LinkEqualization过程时，Retimer的两个伪端口和常规的port一样，会产生自己的Symbols，而不是简单的把数据从一个伪端口转发到另一个伪端口
芯芯之火，可以燎原·2023-12-18 05:25

retimer芯片调式总结

1，主备状态是否ok。看里面的0-3工作在Master(masterActive),4-7工作在Master(waitmaster)，主控0-3，备控4-7.currentpostion说明：typedefenum{VEGA_HMUX_SWITCH_TO_MASTER=0,VEGA_HMUX_SWITCH_TO_SLAVE=1,VEGA_HMUX_SWITCH_TO_PATTERN=2,VEGA_
陌上花开缓缓归以·2023-12-18 05:54

Retimer和Redriver

Retimer就类似于一个PHY芯片，其信号在经过Retimer的时候，通过内部的时钟重构信号，使其信号传输能量增加，然后再继续传输。Re
XT_ALLEN·2023-12-18 05:24

PCIe扫盲——ReTimer和ReDriver简介

自2019年下半年，PCIeGen5正式发布以来，其单个Lane/Channel速率已达32Gbps，传统的FR4电路板支持这么高的速率是完全不可能的事情。即使面对的是Gen4带来的16Gbps，FR4仍在瑟瑟发抖……在6GT/s以下的串行通信协议中，8B/10B编码的是绝对的主流，其完美的DC均衡编码，极大地降低了串行收发器（尤其是Receiver）的设计难度。但是8B/10B的浪费20%带宽的
cy413026·2023-12-18 05:53

PCIe Retimer之Retimer拓扑结构

Retimer拓扑结构在PCIe系统当中，Retimer支持的拓扑结构如下所示：在一条PCIe链路上，DSP和USP之间可能会有一个或者两个Retimer，对于每一个Retimer，它都有两个伪端口，可以实现动态的切换
芯芯之火，可以燎原·2023-12-18 05:23

转载

比如Retimer的Port就是伪端口。Retimer的Tx和Rx只有物理层部分，没有也不需要数据链路层、传输层。2022.04.02-如何判断PCIe系统是否要用Retimer?
小学究鑫鑫·2023-09-18 08:42

信号完整性分析基本概念之Retimer和Redriver

一两句话讲清楚版：Retimer通过其Rx端CTLE/DFE(连续时间线性均衡/判断反馈均衡)、CDR(时钟数据恢复)及Tx端EQ(均衡)，来够补偿信道损耗，消除信号抖动，提升信号完整性，从而增加传输距离
小孟boy·2023-04-21 03:22

关于信号中继器的一些介绍

Redriver或者Retimer就不可或缺。在越来越复杂的高速电路的系统中，一不
1ae2ba02affc·2023-04-02 06:45

Redriver 和 Retimer

在高速串行通道的信号传输中，需要使用Redriver和Retimer来保证信号传输的质量。Redriver，可以重新产生讯号，在高速接口上增加讯号质量。
King-Five·2020-07-30 01:05
上一页 1 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他