verilg

任意深度异步FIFO设计

1.异步FIFO设计在看本文之前，需要读者了解异步FIFO的原理及设计，具体可参考博客：异步FIFO的Verilg实现方法_verilog实现异步fifo_孤独的单刀的博客-CSDN博客2.偶数格雷码环回通常情况下
不吃葱的酸菜鱼·2023-04-03 23:01

Verilg 2001相对于Verilog 1995的改进

VerilogHDL作为描述电子电路行为和结构的一种语言，其实是一种IEEE标准(IEEEStd.1364-1995).在IEEEStd.1364-1995标准的基础上,又发展出了VerilogIEEE1364-2001标准,简称Verilog2001标准，它在完全兼容Verilog1995标准的基础上，对Verilog1995标准进行了增强，使VerilogHDL使用起来更加方便，功能更加强大，
xiaqiang2006·2020-09-13 17:59

Verilog -- 并行2bit输入序列检测器

2020笔试题：描述：模块输入口是并行的2bit，实现对(1011001)2(1011001)_2(1011001)2的序列检测，输入数据顺序为高位2bit先输入，当检测到序列时输出一拍高电平脉冲，用verilg
love小酒窝·2020-07-01 21:11

FPGA底层原理结构及内部资源

后续又自学了verilg,从此就迈上了这条不归路，经过几年学习总感觉没啥进步，当初以为自己会用verilog就代表懂了
Mr.zhang_FPGA·2019-08-17 17:53

明德扬至简设计法--verilog综合器和仿真器

阅读更多Verilg是硬件描述语言，顾名思义，就是用代码的形式描述硬件的功能。而我们最终是要在电路上实现该功能的。
FPGA_学渣·2018-10-10 15:00

明德扬至简设计法--verilog综合器和仿真器

Verilg是硬件描述语言，顾名思义，就是用代码的形式描述硬件的功能。而我们最终是要在电路上实现该功能的。
qq5a153a7d5d31d·2018-10-10 15:36
上一页 1 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他