verilog设计