用好Vivado HLS ，这三大误区要避免！

目前，在高层次综合（HLS, High Level Synthesis）领域，Vivado HLS可谓独树一帜。它有效地拉近了软件工程师与FPGA之间的距离，加速了算法开发的进程，缩短了产品上市时间。对于工程师，尤其是软件工程师而言是一个福音。在实际工程中，如何利用好这一工具仍值得考究。本文将介绍使用Vivado HLS时的几个误区。

误区1

只要是C或者C++描述的算法都是可综合（可转换成RTL）的。

HLS的可综合功能是有限的，并不是所有的C或者C++语句都可转换成相应的RTL代码。下面这些情形是不可综合的。
1. 动态内存分配
2. 涉及操作系统层面的操作
3. 递归函数
4. 数组规模可变

误区2

既然Vivado HLS支持C、C++和System C，那么用三者任意一种都行。

尽管 Vivado HLS支持C、C++和System C，但支持力度是不一样的。在v2017.4版本ug871 第56页有如下描述。可见，当设计中如果使用到任意精度的数据类型时，采用C++ 和System C 是可以使用Vivado HLS的调试环境的，但是C 描述的算法却是不可以的。而实际上很多真实的硬件模型都要使用任意进度的数据类型，所以要想使用Vivado HLS 的调试功能， 建议最好采用 C++和System

误区3

只要有源代码即可，没有Test bench也行。

在HLS设计开发中，C Test bench起着举足轻重的作用。C层面算法功能的验证需要用到它；当生成RTL代码时，C和RTL的协同仿真也要用到它。如下图所示。实际上，协同仿真时，RTL代码的输入激励就是由C Test bench生成的。由此可见，C Test bench是整个设计不可或缺的一部分。

(本文转自FPGA开发圈)

1.每一个硬件研发人员，都不能忽视生产质量！

2.Arm开放机器学习开发者社区，教你在Raspberry Pi上进行机器学习！

3.一张图看晕“物联网”

4.在单片机中，C语言的一些误用和总结！

5.学习STM32必须了解的五大嵌入式操作系统

6.拨开迷雾|嵌入式Linux上的应用程序开发只有高手才能完成？

免责声明：本文系网络转载，版权归原作者所有。如涉及作品版权问题，请与我们联系，我们将根据您提供的版权证明材料确认版权并支付稿酬或者删除内容。