XILINX HLS + Vivado + SDK实现通过AXI-Master协议从ARM(PS)传输数组到FPGA(PL)端RAM

XILINX HLS + Vivado + SDK实现自定义IP通过AXI-Master协议从ARM(PS)传输数组到FPGA(PL)端RAM

简介

最近在使用XILINX ZYNQ的Soc板子做卷积神经网络(CNN)加速器,遇到了个问题:如何从PS传输批量权重到PL端?
网上找了下发现比较少资料,XILINX官网有一个例程:2013.4 Vivado HLS - Example showing how to use logic debug to test an AXI Lite Slave and AXI Master interface, and then verify it in SDK.
最后通过连夜摸索把问题解决了。

解决思路

将大数组从PS存到BRAM中,再通过块级控制协议通知ip运行,然后ip使用AXI-Master协议

1.在HLS定义IP的输出输入协议,以及使用memcpy复制BRAM的值到PL定义的RAM里

//addrMaster为BRAM首地址,result为神经网络分类结果
void LeNet(volatile float *addrMaster,int* result){
//管脚协议配置,m_axi 代表 AXI-Master,s_axilite 代表 AXI-Lite
#pragma HLS INTERFACE m_axi depth=62855 port=addrMaster offset=slave bundle=MASTER_BUS
//将两信号绑到同一个bus口CRTL_BUS
#pragma HLS INTERFACE s_axilite port=result bundle=CRTL_BUS
#pragma HLS INTERFACE s_axilite port=return bundle=CRTL_BUS
//定义一个RAM
float data[62855];
//对内存块的值进行复制
memcpy(data,(const float*)addrMaster,62855*sizeof(float));

//剩余代码省略...
}

实现完成之后封装成IP导入到Vivado项目

2.在Vivado设计片内连接电路,以及分配地址

2.1.设计电路,左下角为自定义IP
XILINX HLS + Vivado + SDK实现通过AXI-Master协议从ARM(PS)传输数组到FPGA(PL)端RAM_第1张图片
2.2.在Address Editor对内存进行分配,float类型为32位,62855 只需要不到1M的空间,Offset Address为始地址XILINX HLS + Vivado + SDK实现通过AXI-Master协议从ARM(PS)传输数组到FPGA(PL)端RAM_第2张图片

3.在HLS生成IP后会生成对应的驱动文件,在SDK调用即可

关键代码解读

3.1 模块初始化

XLetnet HlsXLetnet;
XLetnet_Config *ExamplePtr;
printf("Look Up the device configuration.\n");
ExamplePtr = XLetnet_LookupConfig(XPAR_LETNET_0_DEVICE_ID);
if (!ExamplePtr) {
printf("ERROR: Lookup of accelerator configuration failed.\n\r");
return XST_FAILURE;
}
printf("Initialize the Device\n");
long status = XLetnet_CfgInitialize(&HlsXLetnet, ExamplePtr);
if (status != XST_SUCCESS) {
printf("ERROR: Could not initialize accelerator.\n\r");
return(-1);
}

3.2 往BRAM存入float参数
XILINX SDK Xil_Out32传入float类型参数的解决方案

3.3 块级控制(ap_ctrl),函数皆为HLS生成的驱动函数

//定义BRAM始地址,XLetnet_Set_addrMaster是一个自动生成的驱动函数,对应HLS自定义IP的addrMaster参数
XLetnet_Set_addrMaster(&HlsXLetnet,XPAR_AXI_BRAM_CTRL_0_S_AXI_BASEADDR);
//模块启动
XLetnet_Start(&HlsXLetnet);
//等待运行结束
while (XLetnet_IsDone(&HlsXLetnet) == 0);
//获得分类结果
u32 res = XLetnet_Get_r(&HlsXLetnet);

运行效果

初始化权重和识别一张图片只需要0.11秒左右,从BRAM打印出权重和图片的前十个参数,用于检查参数传输是否成功。
XILINX HLS + Vivado + SDK实现通过AXI-Master协议从ARM(PS)传输数组到FPGA(PL)端RAM_第3张图片

你可能感兴趣的:(FPGA,深度学习,神经网络)