CMOS仿真

10.31 第三次仿真出现的问题


一开始遇到的问题

CMOS仿真_第1张图片

增益与理论完全不符合,百思不得其解,最后发现是vdb(out/in)写成了vdb(out),真是一个BUG害死人啊

一步步写出错率才会小,而非参考模板


改了之后

CMOS仿真_第2张图片

改正之后,增益大到可以和运放媲美,实际中肯定是不存在的


基本思路:首先进行大信号分析,确定线性工作区,之后取合适偏置


CMOS仿真_第3张图片

可以看出来,在0.6左右线性性很好,AV为25左右

看参考答案中关于AC 1的问题

CMOS仿真_第4张图片

老师的解释,基本上让我了解了

那么,仿真软件为何这么智能呢?估计是等比放大吧

你可能感兴趣的:(CMOS仿真)