ARM Cortex-A8体系结构
第二章 ARM Cortex-A8体系结构
2.1 ARM微处理器
一．ARM内核基本版本
ARM内核的体系架构到目前为止有V1~V7共7个版本。
1、V1版本
该版本的ARM体系结构，只有26位的寻址空间，没有商业化，其特点为：
l 字节、字和半字加载/存储指令；
l 具有分支指令，包括在子程序调用中使用的分支和链接指令；
l 在操作系统调用中使用的软件中断指令；
l 寻址空间：64MB
l 基本的数据处理指令（不包括乘法）；
2、V2版本
该版架构对V1版进行了扩展，例如ARM2和ARM3（V2a）架构。包含了对32位乘法指令和协处理器指令的支持。同样为26位寻址空间，现在已经废弃不再使用，它相对V1版本有以下改进：
l 具有乘法和乘加指令；
l 支持协处理器；
l 快速中断模式中的两个以上的分组寄存器；
l 具有原子性加载/存储指令SWP和SWPB；
l 寻址空间：64MB。
3、V3版本
RM作为独立的公司，在1990年设计的第一个微处理器采用的是版本3的ARM6，其主要特点有：
寻址范围扩展到32位（4GB）；
具有MMU、写缓冲；
分开的当前程序状态寄存器（CPSR）和备份的程序状态寄存器（SPSR）；
增加了两种异常模式，可方便地使用数据访问中止异常、指令预取中止异常、未定义指令异常；
增加了MRS指令和MSR指令，用于完成对CPSR和SPSR寄存器的读/写；
修改了原来从异常中返回的指令。
4、V4版本
第一个具有全部正式定义的结构版本，版本4T，引入了Thumb压缩形式指令集，不再为了与以前的版本兼容而支持26位体系结构，并明确了哪些指令会引起未定义指令异常发生，它相对V3版本做可以下的改进：
符号化和非符号化半字及符号化字节的存/取指令；
处理器可工作在Thumb状态，增加了16位Thumb指令集；
完善了软件中断SWI指令的功能；
处理器系统模式引进特权方式时使用用户寄存器操作；
把一些未使用的指令空间捕获为未定义指令。
5、 V5版本
在V4版本的基础上，对现在指令的定义进行了必要的修正，对V4版本的体系结构进行了扩展并增加了指令，具体如下：
l 改进了ARM/Thumb状态之间的切换效率；
l 允许非T变量和T变量一样，使用相同的代码生成技术；
l 增加计数前导零指令和软件断点指令；
l 对乘法指令如何设置标志作了严格的定义；
l 增加了数字信号处理指令（V5TE版）；
降低耗电量、强化图形处理性能，支持多微处理器内核。
6、V6版本
V6—ARM11支持。 V6是2001年发布的。新架构V6在降低耗电量的同时，还强化了图形处理性能。通过追加有效进行多媒体处理的SIMD功能，将语音及图象的处理功能提高到了原机型的4倍。此架构在V5版基础上增加了以下功能：
Thumb ：35%代码压缩；
DSP扩充：高性能定点DSP功能；
JazelleTM：Java性能优化，可提高8倍；
Media扩充：音/视频性能优化，可提高4倍。
7、V7版本
ARMv7架构是在ARMv6架构的基础上诞生的。该架构采用了Thumb-2技术，它是在ARM的Thumb代码压缩技术的基础上发展起来的，并且保持了对现存ARM解决方案的完整的代码兼容性。Thumb-2技术比纯32位代码少使用31％的内存，减小了系统开销。同时能够提供比已有的基于Thumb技术的解决方案高出38％的性能。ARMv7架构还采用了NEON技术，将DSP和媒体处理能力提高了近4倍，并支持改良的浮点运算，满足下一代3D图形、游戏物理应用以及传统嵌入式控制应用的需求。
二．ARM处理器系列
ARM7 ARM9 ARM9E ARM10E Cortex
三．ARM微处理器系列
1、RISC体系结构
RISC体系结构特点
l 采用固定长的指令格式，指令归整简单，基本寻址方式少而简单
l 使用单周期指令，便于流水线操作执行
l 大量使用寄存器，只有载入和存储指令可以访问存储器，数据处理指令只对寄存器的内容进行操作，以提高指令执行效率。
尽管RISC有上述有点，但是不可以取代CISC。
采用RISC架构的ARM微处理器一般具有以下特点：
体积小、低功耗、低成本、高性能；
支持Thumb（16位）/ARM（32位）双指令集，能很好的兼容8位/16位器件；
大量使用寄存器，指令执行速度更快；
大多数数据操作都在寄存器中完成；
寻址方式灵活简单，执行效率高；
指令长度固定。
（ARM微处理器的指令流水采用了典型的RISC五级流水线结构，将指令执行过程分为取指、译码、执行、访存和写回5个步骤。）
2、ARM微处理器的寄存器结构
ARM有40个寄存器，被分为若干个，包括：
l 33个通用寄存器，包括程序计数器(PC指针)，均为32位寄存器
l 7 个状态寄