LDO的PSRR

对于SOC的重要组成成分，电源管理的性能好坏往往会决定了提供SOC的电源好坏，那么作为电源管理的一类重要电路，对LDO往往会具有较高的抑制纹波的能力要求，因为在现实中，电源的能量供给往往会带有好多的噪声和纹波，那么如何加强LDO的纹波抑制能力将会很重要，首先，要对PSRR进行深入的理解，单凭一篇文章是不可能说清楚的，所以，本文只是在LDO这一结构上去分析加强电源纹波抑制能力的想法。
WAY ONE：叠加功率管
叠加功率管的想法其实很简单，如下图所示：

通过这幅图，可以很明显的看出，电源的纹波在加入了多个功率管的时候，就会出现了纹波分流的情况，如图假设$Ripple=Rippl{e}_1+Rippl{e}_2$，那么从左图可以看出，流经输出端的纹波为电源输出的纹波，但是在叠加了功率管后，显然会将流出电源的纹波分流后输出，显然纹波逐渐减少，那么这样会显然减少纹波的输出，但是以这种方法提高纹波抑制比会显然增加静态功率，同时，功率管的大尺寸也会带来不可避免的寄生电容和增加SOC的面积，显然这种方法存在缺点。

WAY TWO：引入纹波：
什么叫引入纹波，首先，我们知道在LDO中，功率管为PMOS管，根据LDO的结果，功率管的源级连在VDD，存在纹波，如果输入栅极的纹波和源级的纹波相同，则会相互抵消，PSRR因此得到改善，主要的公式如下：
$V_{sg}=V_{DD}+Ripple-(V_g+Ripplex)$
假设Ripple和Ripplex相同，因此得到的输出电流为：
$I_D=\frac{1}{2}{u}_n{C}_{ox}\frac{W}{L}(V_{sg}-V_{th}{)}^2=\frac{1}{2}{u}_n{C}_{ox}\frac{W}{L}(V_{DD}+Ripple-(V_g+Ripplex)-V_{th}{)}^2$
通过PMOS管的特性也可以把纹波减少，与此同时，由于沟道长度调制以及寄生电容$C_{ds}$的存在也会将纹波输出到输出端，那么在设置的时候往往需要增加栅极的纹波，才能最大限度的抵消源级的纹波，这也是一种比较好的方法。
PSRR的改善还可以通过带宽的完善等等好多方法，所以PSRR是LDO研究的热门之一。