ZYNQ学习（一）搭建最小系统 Hello World实验

本次使用的PS资源包括 ARM Cortex-A9 、DDR3内存、一个URAT串口。
使用vivado完成基于zynq平台的嵌入式系统设计，Xilinx为了尽量简化设计流程，提供如下两个主要设计工具：
（1）Vivado IDE中的IP Integrator，将基于处理器的设计连接在一起，以图形化的方式设置器件、选择外设、配置硬件设置。
（2）Vivado开发套件中的另一款软件开发工具SDK（Software Development Kit），对基于微处理器的系统和嵌入式软件应用进行设计、调试。
设计流程：
（1）创建一个vivado工程（采用IP）

在Block文件中， 我们进行连线， 将鼠标放在引脚处， 鼠标变成铅笔后迚行拖
拽， 连线如下图所示。 连线的作用就是把PS的时钟可以接入PL部分。系统搭建完成，开始运行DRC检查设计中可能存在的错误。

（2）在IP Integrator中创建一个块设计，实例化Zynq处理器与其它Xilinx IP和自定义IP。
由于本系统为最小系统，配置IP：
（1）保证时钟频率与内存类型与硬件相同；否则会导致SDK中的程序崩溃，无法运行。
（2）接口输出



（3）为块设计中的IP生成输出产品。

（4）创建顶层封装wrapper，将块设计实例化到顶层RTL设计中
（5）运行综合、实现、生成bit流，导出硬件到SDK中



1、硬件部分，从VIVADO定制好的SOC硬件
2、硬件的地址空间分配
（6）在SDK中创建软件应用，将可执行的ELF文件与硬件设计联系在一起。


（7）接下来对该示例工程进行调试

选择bit文件，并勾选Reset entire system和Program FPGA，点击Apply，再点击Debug

启用系统自带的串口调试助手， 进行相关的设置