FPGA17 用ISSP工具进行串口接收的板级验证

I 设计思路

用pc机的串口软件，给fpga 发送数据
然后fpga处理数据，再输出，用ISSP工具来接收这个输出，但必须要等这次输出完成之后，才会接收。
输出未完成是不会接收的。

II 顶层模块

module uartrx_top(clk,rst,rx);
        input clk,rst;
        input rx;
        
        wire [7:0] thedata;
        wire rx_done;
        
        reg[7:0] thedata1;
      

    uartrx u1(
            .clk(clk),
            .rst(rst),
            .baudset(3'd0),
            .rx(rx),
            .rx_done(rx_done),
            .rx_state(),
            .thedata(thedata)
            );
            
    ip ip(
        .probe(thedata1),
        .source());
        
        always@(posedge clk or negedge rst)
                if(!rst)
                    thedata1 <= 8'd0;
                else if(rx_done)
                    thedata1 <= thedata;
                else
                    thedata1 <= thedata1;
    
    
    endmodule       

II IP核的设置

与以前的方法一致，这次是输出源为0 探针改成8bit

III 验证

然后打开toos 中的 ISSP ，进行设置
然后再调成hex显示就可以了
最后用串口助手发送数据