（18）ISE14.7调试核名称与顶层名称不一致导致生成bit报error（FPGA不积跬步101）

名言：踩过的坑，尽量避免第二次掉坑，只有这样才是明智的。

1 问题描述

1.1 最近使用ISE14.7软件进行项目设计，遇到很多问题，当然了，不断解决出现的问题，不断的提升自己技术，但是在开发软件上浪费了很多问题。

1.2 工程准备好，准备上板调试时，添加调试核（添加 ChipScope Definition and Connection File）时，File name起了一个和设计顶层不一样，生成bit文件时，布局布线过不了，报error。

2 解决方法

解决以上问题，重新添加调试核，名字起一个和工程顶层一致的名称，解决报error问题。

建议：设计顶层名称(top.v)、约束文件名称(top.ucf)、调试核(top.cdc)名称一致，否则，出现各种错误，解决error浪费调试时间。

3 结束语

如果遇到问题，可以一起沟通讨论，邮箱：[email protected]。