- zynq串口的例子vio_uart
vio_uartvio_uart是一个基于串口通信的内存映射接口模块,其功能类似于Vivado中的VIOIP。它用于实现主从设备之间的数据采集与控制命令交互。两类寄存器vio_uart提供了采集寄存器和一个控制寄存器o_acq_gram_x:模拟采集器寄存器(生成采样数据)i_ctrl_gram_x:模拟控制器寄存器(接收主控写入的控制命令)地址映射类型信号名地址范围描述采集寄存器o_acq_gr
- AUTOSAR汽车电子嵌入式编程精讲300篇-基于 FPGA 的 CAN 控制器设计与验证(续)
格图素书
汽车fpga开发
目录3CAN控制器的设计3.1CAN的模块构成3.2CPI模块3.2.1CPI模块总设计3.2.2位时序设计3.2.3发送模块设计3.2.4接收模块设计3.2.5错误处理模块设计3.2.6过载帧模块设计3.3CAN控制器的操作模式4CAN控制器的验证4.1基于Vivado软件的CAN控制器仿真4.1.1CAN控制器配置及地址打包4.1.2其余端口配置说明4.1.3Testbench编写说明4.1.
- FPGA小白到项目实战:Verilog+Vivado全流程通关指南(附光学类岗位技能映射)
阿牛的药铺
算法移植部署fpga开发verilog
FPGA小白到项目实战:Verilog+Vivado全流程通关指南(附光学类岗位技能映射)引言:为什么这个FPGA入门路线能帮你快速上岗?本文设计了一条**"Verilog语法→工具链操作→光学项目实战→岗位技能对标"的阶梯式学习路径。不同于泛泛而谈的FPGA教程,我们聚焦光学类产品开发**核心能力(时序接口设计、图像处理算法移植、高速接口应用),通过3个递进式项目(从LED闪烁到图像边缘检测),
- Xilinx Vivado开发环境快速导出hdf文件(bat批处理)
XilinxFPGA使用Vivado开发环境创建MicroBlaze软核或ZYNQPS侧SDK逻辑工程时,需要FPGA侧搭建的硬件平台文件,即hdf文件,常规方式是编译完成生成bit流文件后,通过File->Export->ExportHardware菜单来导出,在弹出的菜单再选择要导出的路径和文件名称等,这个过程比较繁琐,通过观察TCL终端窗口:update_compile_order-file
- Xilinx系FPGA学习笔记(三)Vivado的仿真及ILA使用
贾saisai
FPGA学习fpga开发学习笔记
系列文章目录文章目录系列文章目录前言仿真验证(类似modelsim)ILA在线调试工具添加ILAILA的例化ILA的使用前言接着学习vivado的使用方法仿真验证(类似modelsim)首先类似添加.v文件的方法,在File-AddSource中选择Addorcreatesimulationsources或者直接在Sources里面选就行然后就编写testbench,类似之前介绍的modelsim
- [FPGA工具]FPGA 文件格式转换工具
S&Z3463
FPGA开发工具fpga开发
SZFPGA文件格式转换工具概述SZFPGA文件格式转换工具(版本V1.0.0)是一款专为FPGA文件格式转换设计的工具,旨在帮助用户将基于Vivado的FPGA文档格式转换为适用于XilinxVivado工具链的格式。本工具支持多种FPGA文档格式的转换,包括BIT转BIN、BIT转MCS、MCS转BIN以及SPIFlash加载等功能。本文档将详细介绍工具的主要功能、使用需求、转换要求、SPI使
- XILINX FPGA如何做时序分析和时序优化?
InnoLink_1024
FPGAVerilogRTL设计fpga开发
时序分析和时序优化是FPGA开发流程中关键步骤,确保设计在目标时钟频率下正确运行,避免时序违例(如建立时间或保持时间不足)。以下以XilinxKintex-7系列FPGA为例,详细介绍时序分析和时序优化的方法、工具、流程及实用技巧,结合Vivado工具链,力求清晰、全面且实用。1.时序分析概述时序分析的目的是验证FPGA设计是否满足时序约束,即信号在规定时间内正确传递,确保逻辑功能和性能。时序分析
- xilinx工具编译ADI官方no-os和HDL工程步骤
ni1978
驱动fpgac语言驱动开发
以AD738x这款ADC为例,xilinx软件版本为2022.2:HDL工程:下载HDL工程:GitHub-analogdevicesinc/hdlathdl_2022_r2(GitHub-analogdevicesinc/hdlathdl_2022_r2)解压后,打开vivado2022.2,此时不要建工程,在tclconsole里输入cdc:/hdl-hdl_2022_r2/projects/
- xilinx SDK为什么可以通过ID找到DMA控制器的基地址
在XilinxSDK中,通过设备ID(DeviceId)找到DMA控制器的基地址(BaseAddr)的过程依赖于一套完整的硬件-软件协同设计体系。1.硬件设计阶段:Vivado的配置生成(1)IP核参数化当在Vivado中配置AXIDMAIP核时,所有硬件参数(如基地址、数据宽度、中断号等)会被记录在设计描述文件中。关键参数:BaseAddress:由地址分配器自动或手动分配(如0x4000000
- VIVADO生成DCP和EDF指南
cycf
fpga开发
VIVADO生成DCP和EDF文章目录VIVADO生成DCP和EDF前言一、DCP封装二、EDF封装前言详细步骤就不贴图了,网上一大堆在Vivado中,常用的三种封装形式有三种:●IP●edif●dcp在下文之前,先看几个概念out_of_context:和global相对,out_of_context就是将上下文分离,在综合的时候,只是将这个module作为一个整体,类似IP生成的时候,选择gl
- Vivado使用误区与进阶【1.0】
BinaryStarXin
FPGA技术汇总分享4FPGA技术汇总分享3fpga开发硬件工程dsp开发嵌入式硬件Vivado和XDCVivado日志
UltraFAST™是Xilinx©在2013年底推出的一套设计方法学指导,旨在指引用户最大限度地利用现有资源,提升系统性能,降低风险,实现更快速且可预期的设计。面向Vivado®的UltraFAST方法学的主体是UG949文档,配合相应的Checklist,随Vivado版本同时更新,用户可以在Xilinx的主页上免费下载。目前,针对Vivado设计套件的UltraFAST中文版也已经上市,另外
- VIVADO导出仿真数据到MATLAB中进行分析
FPGA与信号处理
FPGA学习记录VIVADOSIMULATION导出仿真数据TXTMATLAB
VIVADO导出仿真数据到MATLAB中进行分析目录前言一、导出仿真数据需要编写的RTL代码二、MATLAB读入txt文件中的数据三、需要注意的点总结前言在使用XilinxVivado进行FPGA开发时,如何将RTL仿真生成的数据导出,进行进一步分析与可视化,是很多开发者常遇到的问题。Vivado自带仿真工具不支持直接导出仿真数据,但是我们可以通过编写一段简单的RTL代码即可将需要的仿真数据保存到
- [Labtoolstcl 44-513] HW Target shutdown. Closing target: localhost:3121/xilinx_tcf/Digilent/21025113
hahaha6016
硬件设计fpga开发
然后之后每次进行代码编译,综合,执行之后,就会提示error。工具有问题,将vivado工具关闭,重新打开,然后再打开工程,重新编译。
- FPGA基础 -- Verilog 禁止语句
关于Verilog中“禁止语句”的详细培训讲解**,结合可综合设计与仿真行为的角度,深入讲解Verilog中的“禁止类语句”(即综合时应避免或仅用于仿真的语句):一、Verilog中的“禁止语句”概念所谓“禁止语句”(或说非综合语句),是指不能被综合工具(如Vivado、Quartus、Synplify)综合到门级电路中,仅用于仿真或调试目的的语法结构。使用这些语句不会被转换为实际的逻辑门或触发器
- ZYNQ笔记(二十):Clocking Wizard 动态配置
W以至千里
ZYNQ笔记fpga开发
版本:Vivado2020.2(Vitis)任务:ZYNQPS端通过AXI4Lite接口配置ClockingWizardIP核输出时钟频率目录一、介绍二、寄存器定义三、配置四、PS端代码一、介绍Xilinx的ClockWizardIP核用于在FPGA中生成和管理时钟信号。它支持动态重配置(DynamicReconfiguration),允许在运行时通过AXI4-Lite接口或DRP接口(这两个接口
- 实验一:数据选择器实验
俺不是西瓜太郎´•ﻌ•`
实验报告fpga开发
实验一数据选择器实验报告目录实验目的实验内容原理描述VerilogHDL设计源代码Testbench仿真代码及仿真结果XDC文件配置下板测试实验体会实验照片实验目的熟悉使用VerilogHDL的三种不同描述方式进行基本逻辑电路建模,实现数据扩展。学习使用Vivado进行逻辑设计的基本流程。学习使用Nexys4FPGA硬件开发板,了解开发板主要的外围接口。了解设计源代码与仿真代码的区别。实验内容原理
- USB转JTAG、USB转I2C、USB转SPI、USB转RS121/RS422/RS485芯片调试笔记
vx:module1066
信号处理模块笔记
1.1测试环境1.1.1整体环境介绍测试环境说明板卡:pcie403板卡主控芯片:Xilinxxcvu13p-fhgb2104-2调试软件:Vivado2018.3代码环境:Vscodeutf-8测试工程:pcie403_user_top1.1.2硬件介绍UDPCIe-403使用VU13P+ZYNQ+FMC插槽架构,对外数据接口使用PCIe3.0x16和PCIe4.0x8进行数据通信或传输,支持千
- 通过vivado HLS设计一个FIR低通滤波器
fpga和matlab
VivadoHLS开发vivadoHLSFIR低通滤波器
目录1.FIR参数确定2.FIR系数计算3.C/C++代码实现4.VivadoHLS项目创建与配置4.1在VivadoHLS中创建新项目并配置4.2在VivadoHLS中执行C仿真4.3执行C综合以将C代码转换为RTL4.4进行RTL级仿真验证4.5导出IP4.6在Vivado中集成IPVivadoHLS是一款强大的高层次综合工具,可将C/C++代码转换为硬件描述语言(HDL),显著提升FPGA开
- vivadoHLS优化
ailao4622
//HLS数据类型:ap_fixed--------------------------------------------------------------------------(优化)Directive(函数/类->变量/对象)InsertDirective(优化措施ug902->designoptimization)Directive:DATA_PACK对结构体打包:INTERFACE对
- 【FPGA教程案例2】基于vivado核的NCO正弦余弦发生器设计与实现
fpga和matlab
★教程2:fpga入门100例NCODDSFPGA教程
FPGA教程目录MATLAB教程目录---------------------------------------------------------------------------------------本课程成果预览目录1.软件版本2.本算法理论知识3.核心代码4.操作步骤与仿真结论5.参考文献1.软件版本vivado2019.22.本算法理论知识在通信系统中,
- Vivado程序固化到Flash
白码王子小张
Vivado工具使用XilinxvivadoFPGA
在上板调试FPGA时,通常使用JTAG接口下载程序到FPGA芯片中,FPGA本身是基于RAM工艺的器件,因此掉电后会丢失芯片内的程序,需要重新烧写程序。但是当程序需要投入使用时不能每一次都使用JTAG接口下载程序,一般FPGA的外围会有非易失性存储器:Flash或SD卡等,可以将程序加载进去,这样下次上电后可以直接从该存储器中读取程序并启动配置。在使用Vivado固化程序时,通常有两种文件格式可以
- vivado ROM ip核的使用
明天冰雪封山
fpgaip核fpga开发
ROM介绍ROM代表只读存储器(Read-OnlyMemory),是一种电子存储设备,用于存储计算机系统启动程序、固件、操作系统和其他重要数据,比如说电脑中使用的磁盘。与随机存储器(RAM)不同,ROM存储的数据一旦写入后断电后不会丢失,RAM断电后数据直接丢失,因此ROM也被称为非易失性存储器(Non-VolatileMemory)。FPGA中是有一定的存储资源,常见就是BRAM,本实验通过调用
- 小白入门FPGA设计,如何快速学习?
IC与FPGA设计
FPGAfpga开发学习
很多刚入门的小伙伴,初次听说FPGA(现场可编程门阵列),脑子里只有一个字:玄!什么“时序逻辑”“Verilog”“Vivado”,仿佛一夜之间掉进了电子黑魔法的深坑。但真相是——FPGA,其实没有你想得那么难。只是你需要一套适合小白体质的学习方法,走对第一步,就能少走很多弯路。今天这篇文章,就带你从零出发,搞懂:小白怎么系统学习FPGA?有哪些推荐路径?最容易卡住的坑怎么避?一、FPGA是啥?能
- Vivado仿真波形不显示怎么解决?
Dreamboat_Soc
fpga
求助各位大佬,在使用vivado仿真测试时,部分信号有数据,但是无法显示具体波形,只有几个点(如下图所示),请问一下是什么原因、该如何解决?
- UDP--DDR--SFP,FPGA实现之ddr axi读写驱动模块
爱学习的张哥
udpfpga开发ddrAXI网络协议
ddraxi读写驱动模块实现介绍该模块主要功能为:接收数据读写op指令,将其转换为AXI4总线形式其逻辑较为简单,而关于AXI4的时序,建议读者使用vivado封装两个AXI4的ip核,一个主机,一个从机,进行学习,笔者在这里便不进行赘述,如果有读者想要了解,欢迎在评论区进行讨论,笔者后期可能会进行文章专栏讲解。其工作原理即是,检测到op指令有效,进行相应的读写操作,AXI4读写数据的流程是AXI
- AMD Vivado™ 设计套件生成加密比特流和加密密钥
芯眼
FPGAfpga开发集成测试算法软件工程
概括重要提示:有关使用AMDVivado™DesignSuite2016.4及更早版本进行eFUSE编程的重要更新,请参阅AMD设计咨询68832。本应用说明介绍了使用AMDVivado™设计套件生成加密比特流和加密密钥(高级加密标准伽罗瓦/计数器模式(AES-GCM)和RSA身份验证)的简单分步过程。其中还介绍了使用Vivado设计套件将高级加密标准全球移动通信系统(AES-GSM)加密密钥和R
- 2023 ASIC FPGA IP RTL & License (Diamond / Libero SOC)
Jerry_Wei_2020
fpga开发
FPGA系列:IntelAlteraFPGA(Quartus)ADMXILINXFPGA(Vivado&ISE)LatticeFPGA(Diamond)Microchip(LiberoSOC)ASIC系列:SynopsysIPARMIPCadenceIP等等QQ:3339377509
- Vivado中可新建的工程类型解析
漂洋过海的鱼儿
Vivadofpga开发
以下是Vivado中可新建的工程类型解析,按用途和场景分类说明:1.RTLProject(RTL工程)用途:从零开始基于RTL代码(Verilog/VHDL)设计FPGA逻辑,覆盖完整开发流程。适用阶段:设计初期(代码编写、IP集成、仿真、综合、实现)。核心功能:添加RTL代码、约束文件、IP核。运行RTL分析(检查语法和层次结构)。综合生成网表(Netlist)。实现布局布线(Place&Rou
- FPGA:Xilinx Kintex 7实现DDR3 SDRAM读写
InnoLink_1024
FPGA高速接口RTL设计fpga开发硬件架构硬件工程
在XilinxKintex7系列FPGA上实现对DDR3SDRAM的读写,主要依赖Xilinx提供的MemoryInterfaceGenerator(MIG)IP核,结合Vivado设计流程。以下是详细步骤和关键点:1.准备工作硬件需求:Kintex-7FPGA(如XC7K325T)。DDR3SDRAM芯片,符合JESD79-3标准(如MicronMT41J256M16)。开发板(如KC705)或
- FPGA: Xilinx Kintex 7实现PCIe接口
InnoLink_1024
高速接口FPGARTL设计fpga开发硬件架构硬件工程
在XilinxKintex-7系列FPGA上实现PCIe(PeripheralComponentInterconnectExpress)接口,通常使用Xilinx提供的7SeriesIntegratedBlockforPCIeIP核,结合Vivado设计流程。以下是实现PCIe接口的详细步骤和关键点,适用于Kintex-7FPGA(如XC7K325T)。1.准备工作硬件需求:Kintex-7FPG
- Java常用排序算法/程序员必须掌握的8大排序算法
cugfy
java
分类:
1)插入排序(直接插入排序、希尔排序)
2)交换排序(冒泡排序、快速排序)
3)选择排序(直接选择排序、堆排序)
4)归并排序
5)分配排序(基数排序)
所需辅助空间最多:归并排序
所需辅助空间最少:堆排序
平均速度最快:快速排序
不稳定:快速排序,希尔排序,堆排序。
先来看看8种排序之间的关系:
1.直接插入排序
(1
- 【Spark102】Spark存储模块BlockManager剖析
bit1129
manager
Spark围绕着BlockManager构建了存储模块,包括RDD,Shuffle,Broadcast的存储都使用了BlockManager。而BlockManager在实现上是一个针对每个应用的Master/Executor结构,即Driver上BlockManager充当了Master角色,而各个Slave上(具体到应用范围,就是Executor)的BlockManager充当了Slave角色
- linux 查看端口被占用情况详解
daizj
linux端口占用netstatlsof
经常在启动一个程序会碰到端口被占用,这里讲一下怎么查看端口是否被占用,及哪个程序占用,怎么Kill掉已占用端口的程序
1、lsof -i:port
port为端口号
[root@slave /data/spark-1.4.0-bin-cdh4]# lsof -i:8080
COMMAND PID USER FD TY
- Hosts文件使用
周凡杨
hostslocahost
一切都要从localhost说起,经常在tomcat容器起动后,访问页面时输入http://localhost:8088/index.jsp,大家都知道localhost代表本机地址,如果本机IP是10.10.134.21,那就相当于http://10.10.134.21:8088/index.jsp,有时候也会看到http: 127.0.0.1:
- java excel工具
g21121
Java excel
直接上代码,一看就懂,利用的是jxl:
import java.io.File;
import java.io.IOException;
import jxl.Cell;
import jxl.Sheet;
import jxl.Workbook;
import jxl.read.biff.BiffException;
import jxl.write.Label;
import
- web报表工具finereport常用函数的用法总结(数组函数)
老A不折腾
finereportweb报表函数总结
ADD2ARRAY
ADDARRAY(array,insertArray, start):在数组第start个位置插入insertArray中的所有元素,再返回该数组。
示例:
ADDARRAY([3,4, 1, 5, 7], [23, 43, 22], 3)返回[3, 4, 23, 43, 22, 1, 5, 7].
ADDARRAY([3,4, 1, 5, 7], "测试&q
- 游戏服务器网络带宽负载计算
墙头上一根草
服务器
家庭所安装的4M,8M宽带。其中M是指,Mbits/S
其中要提前说明的是:
8bits = 1Byte
即8位等于1字节。我们硬盘大小50G。意思是50*1024M字节,约为 50000多字节。但是网宽是以“位”为单位的,所以,8Mbits就是1M字节。是容积体积的单位。
8Mbits/s后面的S是秒。8Mbits/s意思是 每秒8M位,即每秒1M字节。
我是在计算我们网络流量时想到的
- 我的spring学习笔记2-IoC(反向控制 依赖注入)
aijuans
Spring 3 系列
IoC(反向控制 依赖注入)这是Spring提出来了,这也是Spring一大特色。这里我不用多说,我们看Spring教程就可以了解。当然我们不用Spring也可以用IoC,下面我将介绍不用Spring的IoC。
IoC不是框架,她是java的技术,如今大多数轻量级的容器都会用到IoC技术。这里我就用一个例子来说明:
如:程序中有 Mysql.calss 、Oracle.class 、SqlSe
- 高性能mysql 之 选择存储引擎(一)
annan211
mysqlInnoDBMySQL引擎存储引擎
1 没有特殊情况,应尽可能使用InnoDB存储引擎。 原因:InnoDB 和 MYIsAM 是mysql 最常用、使用最普遍的存储引擎。其中InnoDB是最重要、最广泛的存储引擎。她 被设计用来处理大量的短期事务。短期事务大部分情况下是正常提交的,很少有回滚的情况。InnoDB的性能和自动崩溃 恢复特性使得她在非事务型存储的需求中也非常流行,除非有非常
- UDP网络编程
百合不是茶
UDP编程局域网组播
UDP是基于无连接的,不可靠的传输 与TCP/IP相反
UDP实现私聊,发送方式客户端,接受方式服务器
package netUDP_sc;
import java.net.DatagramPacket;
import java.net.DatagramSocket;
import java.net.Ine
- JQuery对象的val()方法执行结果分析
bijian1013
JavaScriptjsjquery
JavaScript中,如果id对应的标签不存在(同理JAVA中,如果对象不存在),则调用它的方法会报错或抛异常。在实际开发中,发现JQuery在id对应的标签不存在时,调其val()方法不会报错,结果是undefined。
- http请求测试实例(采用json-lib解析)
bijian1013
jsonhttp
由于fastjson只支持JDK1.5版本,因些对于JDK1.4的项目,可以采用json-lib来解析JSON数据。如下是http请求的另外一种写法,仅供参考。
package com;
import java.util.HashMap;
import java.util.Map;
import
- 【RPC框架Hessian四】Hessian与Spring集成
bit1129
hessian
在【RPC框架Hessian二】Hessian 对象序列化和反序列化一文中介绍了基于Hessian的RPC服务的实现步骤,在那里使用Hessian提供的API完成基于Hessian的RPC服务开发和客户端调用,本文使用Spring对Hessian的集成来实现Hessian的RPC调用。
定义模型、接口和服务器端代码
|---Model
&nb
- 【Mahout三】基于Mahout CBayes算法的20newsgroup流程分析
bit1129
Mahout
1.Mahout环境搭建
1.下载Mahout
http://mirror.bit.edu.cn/apache/mahout/0.10.0/mahout-distribution-0.10.0.tar.gz
2.解压Mahout
3. 配置环境变量
vim /etc/profile
export HADOOP_HOME=/home
- nginx负载tomcat遇非80时的转发问题
ronin47
nginx负载后端容器是tomcat(其它容器如WAS,JBOSS暂没发现这个问题)非80端口,遇到跳转异常问题。解决的思路是:$host:port
详细如下:
该问题是最先发现的,由于之前对nginx不是特别的熟悉所以该问题是个入门级别的:
? 1 2 3 4 5
- java-17-在一个字符串中找到第一个只出现一次的字符
bylijinnan
java
public class FirstShowOnlyOnceElement {
/**Q17.在一个字符串中找到第一个只出现一次的字符。如输入abaccdeff,则输出b
* 1.int[] count:count[i]表示i对应字符出现的次数
* 2.将26个英文字母映射:a-z <--> 0-25
* 3.假设全部字母都是小写
*/
pu
- mongoDB 复制集
开窍的石头
mongodb
mongo的复制集就像mysql的主从数据库,当你往其中的主复制集(primary)写数据的时候,副复制集(secondary)会自动同步主复制集(Primary)的数据,当主复制集挂掉以后其中的一个副复制集会自动成为主复制集。提供服务器的可用性。和防止当机问题
mo
- [宇宙与天文]宇宙时代的经济学
comsci
经济
宇宙尺度的交通工具一般都体型巨大,造价高昂。。。。。
在宇宙中进行航行,近程采用反作用力类型的发动机,需要消耗少量矿石燃料,中远程航行要采用量子或者聚变反应堆发动机,进行超空间跳跃,要消耗大量高纯度水晶体能源
以目前地球上国家的经济发展水平来讲,
- Git忽略文件
Cwind
git
有很多文件不必使用git管理。例如Eclipse或其他IDE生成的项目文件,编译生成的各种目标或临时文件等。使用git status时,会在Untracked files里面看到这些文件列表,在一次需要添加的文件比较多时(使用git add . / git add -u),会把这些所有的未跟踪文件添加进索引。
==== ==== ==== 一些牢骚
- MySQL连接数据库的必须配置
dashuaifu
mysql连接数据库配置
MySQL连接数据库的必须配置
1.driverClass:com.mysql.jdbc.Driver
2.jdbcUrl:jdbc:mysql://localhost:3306/dbname
3.user:username
4.password:password
其中1是驱动名;2是url,这里的‘dbna
- 一生要养成的60个习惯
dcj3sjt126com
习惯
一生要养成的60个习惯
第1篇 让你更受大家欢迎的习惯
1 守时,不准时赴约,让别人等,会失去很多机会。
如何做到:
①该起床时就起床,
②养成任何事情都提前15分钟的习惯。
③带本可以随时阅读的书,如果早了就拿出来读读。
④有条理,生活没条理最容易耽误时间。
⑤提前计划:将重要和不重要的事情岔开。
⑥今天就准备好明天要穿的衣服。
⑦按时睡觉,这会让按时起床更容易。
2 注重
- [介绍]Yii 是什么
dcj3sjt126com
PHPyii2
Yii 是一个高性能,基于组件的 PHP 框架,用于快速开发现代 Web 应用程序。名字 Yii (读作 易)在中文里有“极致简单与不断演变”两重含义,也可看作 Yes It Is! 的缩写。
Yii 最适合做什么?
Yii 是一个通用的 Web 编程框架,即可以用于开发各种用 PHP 构建的 Web 应用。因为基于组件的框架结构和设计精巧的缓存支持,它特别适合开发大型应
- Linux SSH常用总结
eksliang
linux sshSSHD
转载请出自出处:http://eksliang.iteye.com/blog/2186931 一、连接到远程主机
格式:
ssh name@remoteserver
例如:
ssh
[email protected]
二、连接到远程主机指定的端口
格式:
ssh name@remoteserver -p 22
例如:
ssh i
- 快速上传头像到服务端工具类FaceUtil
gundumw100
android
快速迭代用
import java.io.DataOutputStream;
import java.io.File;
import java.io.FileInputStream;
import java.io.FileNotFoundException;
import java.io.FileOutputStream;
import java.io.IOExceptio
- jQuery入门之怎么使用
ini
JavaScripthtmljqueryWebcss
jQuery的强大我何问起(个人主页:hovertree.com)就不用多说了,那么怎么使用jQuery呢?
首先,下载jquery。下载地址:http://hovertree.com/hvtart/bjae/b8627323101a4994.htm,一个是压缩版本,一个是未压缩版本,如果在开发测试阶段,可以使用未压缩版本,实际应用一般使用压缩版本(min)。然后就在页面上引用。
- 带filter的hbase查询优化
kane_xie
查询优化hbaseRandomRowFilter
问题描述
hbase scan数据缓慢,server端出现LeaseException。hbase写入缓慢。
问题原因
直接原因是: hbase client端每次和regionserver交互的时候,都会在服务器端生成一个Lease,Lease的有效期由参数hbase.regionserver.lease.period确定。如果hbase scan需
- java设计模式-单例模式
men4661273
java单例枚举反射IOC
单例模式1,饿汉模式
//饿汉式单例类.在类初始化时,已经自行实例化
public class Singleton1 {
//私有的默认构造函数
private Singleton1() {}
//已经自行实例化
private static final Singleton1 singl
- mongodb 查询某一天所有信息的3种方法,根据日期查询
qiaolevip
每天进步一点点学习永无止境mongodb纵观千象
// mongodb的查询真让人难以琢磨,就查询单天信息,都需要花费一番功夫才行。
// 第一种方式:
coll.aggregate([
{$project:{sendDate: {$substr: ['$sendTime', 0, 10]}, sendTime: 1, content:1}},
{$match:{sendDate: '2015-
- 二维数组转换成JSON
tangqi609567707
java二维数组json
原文出处:http://blog.csdn.net/springsen/article/details/7833596
public class Demo {
public static void main(String[] args) { String[][] blogL
- erlang supervisor
wudixiaotie
erlang
定义supervisor时,如果是监控celuesimple_one_for_one则删除children的时候就用supervisor:terminate_child (SupModuleName, ChildPid),如果shutdown策略选择的是brutal_kill,那么supervisor会调用exit(ChildPid, kill),这样的话如果Child的behavior是gen_