FPGA作业2：利用veilog设计4-16译码器

1.点击file-new project wizard新建工程，工程名字为“4to16”，然后next-next，选择cyclone旗下的EP1C2Q24C8芯片，点击next,在simulation一栏，工具名选用“ModelSim-Altera”,类型选择“Verilog-HDL”,再点击finish完成工程的创建。
2.点击file-new新建verilog HDL file，输入程序代码，已“ftos”的名字保存，如图所示：

3.将已准备好的文本文档（pin引脚文件）通过assignments-import assignments导入到工程中，并点击assignments-pins查看引脚分布，如图所示：

4.然后点击project-set as top.level entity将其设置为顶层文件，再点击processing-start进行编译，编译结果如图示：

5.点击file-new新建vector waveform file，点击view-utility windows-node finder进行关键引脚的仿真输入设计，在filter选项中选择singertap ii:pre-synthesis，并点击右侧的list,再将IN[0]-IN[3],OUT[0]-OUT[15]拖至仿真区域。点击edit-end time设置仿真时间，点击每一个输入信号的Bar进行输入信号的周期设置，并将文件保存。如图：

6. 打开assignments->settings->simulator settings
看里面的有个文本框 simulation input 里面是否为空，为空的话就要找到你所建立的Vector Waveform File 文件，是以*.VMF结尾的，如果没找到，你又以为你建立了Vector Waveform File ,很可能粗心的你还没保存Vector Waveform File ,保存了才会在project里面找到。
然后就可以点击processing-start simulation进行仿真了，如图所示：