ADI官方提供的源码AD9361+ZC706 利用TCL构建Vivado工程,利用no-OS-master搭建SDK工程

1  HDL源码下载:ADI Reference Designs HDL User Guide

  1. Introduction
  2. Git Repository
  3. Releases and supported tool versions
  4. Building & Generating programming files
  5. Running on hardware
  6. Architecture
  7. IP Cores
  8. Using and modifying the HDL design

2  C源代码下载:no_os

3  利用源码构建Vivado工程

   3.1  在1节中选择Releases and supported tool versions就可跳转到HDL的源码下载地址,根据你的vivado版本下载相应的源码包,我的为Vivado 2015.4所以下载了hdl_2016_r1。

    ADI官方提供的源码AD9361+ZC706 利用TCL构建Vivado工程,利用no-OS-master搭建SDK工程_第1张图片

 3.2  解压HDL源码包,利用G:\hdl-hdl_2016_r1\projects\fmcomms2\zc706中的文件构建vivado工程,因为其需要G:\hdl-hdl_2016_r1\projects\Library中的很多IP库,所以首先需要编译库文件,因为我们需要的是AD93161,所以将AXI_AD9361和其他非AD库的驱动库都进行编译。

     

3.3 利用TCL编译库文件,在xilinx安装工具中找到Vivado 2015.4 Tcl Shell,打开命令窗口,进入axi_9361目录下,利用source命令编译相应的库。利用同样的方式编译其他库文件。

注意:确保G:\hdl-hdl_2016_r1\library\scripts\adi_ip.tcl的Vivado版本号同你使用的版本号一致,我的是2015.4。

ADI官方提供的源码AD9361+ZC706 利用TCL构建Vivado工程,利用no-OS-master搭建SDK工程_第2张图片

编译源码

ADI官方提供的源码AD9361+ZC706 利用TCL构建Vivado工程,利用no-OS-master搭建SDK工程_第3张图片

生成的Vivado工程


3.4 将库文件编译好后,就可以利用G:\hdl-hdl_2016_r1\projects\fmcomms2\zc706中源码和TCL构建ZC706工程了。打开Vivado工具,在界面下方的tcl console中输入:cd G:/hdl-hdl_2016_r1/projects/fmcomms2/zc706进入工程目录,输入source ./system_project.tcl开始构建工程。

注意:确保G:\hdl-hdl_2016_r1\projects\scripts\adi_project.tcl的Vivado版本号同你使用的版本号一致,我的是2015.4。

ADI官方提供的源码AD9361+ZC706 利用TCL构建Vivado工程,利用no-OS-master搭建SDK工程_第4张图片

构建工程中



3.5 构建完工程后,编译综合,生成.bit文件,导入SDK中,创建一个新工程。(此详细步骤略,可参考其他教程)


4 利用导入的SDK工程,将no-OS-master中的源码加入进行编译,完成工程的构建。

注意:

将ad9361源码拷贝到刚创建的SDK工程中src中,如

G:\1\hdl-hdl_2016_r1\projects\fmcomms2\zc706\fmcomms2_zc706.sdk\ad9361\src。


在SDK中选择file->refresh,刷新刚添加进的源代码到工程中。


  刚加入的源代码


配置编译环境,选择file->properties,将刚拷贝入源代码的文件夹路径加入,进行编译。



参考链接:1 zynq-7000学习笔记(四)——Zedboard HDMI核的构建和输出显示测试(2017/6/9补充修改)

                 XILINX SDK怎么设置头文件(源文件)路径

           3 编译工程下载:百度网盘 https://pan.baidu.com/s/1JTnbhAyacByELAovnGk7Yg,密码:j7xu。

你可能感兴趣的:(xilinx,FPGA,AD9361)